| 主权项 |
1.一种积体电路元件的制造方法,该方法包括下列步骤:提供具一第一氧化层之一矽基底;进行一第一离子植入步骤以形成一第一淡掺杂区于该矽基底之中;形成一保护层于该第一氧化层之上;图案化该保护层,使部分的该保护层残留在该第一淡掺杂区上的该第一氧化层之上;以该保护屠的残留部分为罩幕,除去该第一氧化层与该矽基底中暴露出来的部分;形成一牺牲层于该矽基底上暴露出之部分;进行一第二离子植入步骤,以形成一第二淡掺杂区于该矽基底中位于该牺牲层下方的部分;进行一驱入步骤,使该第一淡掺杂区与该第二淡掺杂区中的掺质浓度分布均匀;除去该牺牲层直至暴露出该第二淡掺杂区;形成一第二氧化层于该第二淡掺杂区上;除去该保护层;图案化该第二氧化层以形成一场氧化层突起,该第二氧化层系位于该第二淡掺杂区之之上。形成一图案化光阻层于该第一氧化层与该第二氧化层之上;以该图案化光阻层与该场氧化层突起为罩幕,进行一第三次离子植入步骤,以形成复数个第三淡掺杂区;进行一回火步骤使该些第三淡掺杂区中的掺质浓度分布均匀;依序形成一闸氧化层与一闸多晶矽层,该闸氧化层与该闸多晶矽层覆盖于部分的该氧化层与该场氧化层突起之上;以该闸氧化层、该闸多晶矽层与该场氧化层突起为罩幕,形成一源极区于该第一淡掺杂区中的该第三淡掺杂区之中,并形成一汲极区于该第二淡掺杂区之中以完成积体电路制造。2.如申请专利范围第1项所述之积体电路元件的制造方法,其中该第一次离子植入步骤包括浅层植入法。3.如申请专利范围第1项所述之积体电路元件的制造方法,其中该保护层之种类包括一氮化矽层。4.如申请专利范围第1项所述之积体电路元件的制造方法,其中该牺牲层之种类包括一氧化矽层。5.如申请专利范围第1项所述之积体电路元件的制造方法,其中该些第三淡掺杂区中的掺质浓度比该第一淡掺杂区与该第二淡掺杂区中的掺质浓度高。6.如申请专利范围第5项所述之积体电路元件的制造方法,其中该些第三淡掺杂区中的掺质浓度约为11016-31017atoms/cm3。7.如申请专利范围第5项所述之积体电路元件的制造方法,其中该第一淡掺杂区与该第二淡掺杂区中之掺质浓度约为11015-11016atoms/cm3。8.如申请专利范围第1项所述之积体电路元件的制造方法,其中该第一淡掺杂区与该些第三淡掺杂区的掺杂型态相同,而该第一淡掺杂区与该第二淡掺杂区的掺杂型态不同。9.如申请专利范围第1项所述之积体电路元件的制造方法,其中形成该第二氧化层的方法包括热氧化法。10.一种高电压金氧半导体元件的制造方法,该方法包括下列步骤:提供具一垫氧化层之一矽基底;进行一浅层植入步骤以形成一第一P型井区于该矽基底中;形成一氮化矽层于该垫氧化层上;图案化该氮化矽层,使部分的该氮化矽层残留于该第一P型井区上的该垫氧化层之上;以该氮化矽层的残留部分为罩幕,除去该垫氧化层与该矽基底中暴露出来的部分;形成一牺牲层于该矽基底上暴露出之部分;进行一离子植入步骤,以形成一N型井区于该矽基底中位于该牺牲层下方的部分;进行一驱入步骤,使该第一P型井区与该N型井区中的掺质浓度分布均匀;除去该牺牲层直到该N型井区暴露出来为止;形成一场氧化层于该N型井区上;除去该氮化矽层;图案化该场氧化层以形成一场氧化层突起,而该场氧化层系位于该N型井区上。形成一图案化光阻层于该场氧化层上;以该图案化光阻层与该场氧化层突起为罩幕,进行另一离子植入步骤,以形成复数个第二P型井区;进行一回火步骤使该些第二P型井区中的掺质浓度分布均匀;依序形成一闸氧化层与一闸多晶矽层,该闸氧化层与该闸多晶矽层覆盖于部分的该垫氧化层、该场氧化层与该场氧化层突起之上;以该闸氧化层、该闸多晶矽层与该场氧化层突起为罩幕,形成一源极区于该第一P型井区中的该第二P型井区之中,并形成一汲极区于该N型井区之中以完成高电压金氧半导体元件制造。11.如申请专利范围第10项所述之高电压金氧半导体元件的制造方法,其中该牺牲层之种类包括一氧化矽层。12.如申请专利范围第10项所述之高电压金氧半导体元件的制造方法,其中该些第二P型井区中的掺质浓度比该第一P型井区与该N型井区中的掺质浓度高。13.如申请专利范围第12项所述之高电压金氧半导体元件的制造方法,其中该第二P型井区中的掺质浓度约为11016-31017atoms/cm3。14.如申请专利范围第12项所述之高电压金氧半导体元件的制造方法,其中该第一P型井区与该N型井区中之掺质浓度约为11015-11016atoms/cm3。15.如申请专利范围第10项所述之高电压金氧半导体元件的制造方法,其中形成该场氧化层的方法包括热氧化法。图式简单说明:第一图为习知平面双扩式金氧半导体结构的剖面图。第二图A至第二图E为依照本发明一较佳实施例所绘出之高电压金氧半导体元件的制造步骤简图。 |
