| 主权项 |
1.一种动态随机存取记忆元件,包括:一绝缘层上有矽基板(SOI),其中支撑基板与元件基板之间夹入一层掩埋氧化层并含第一导电性之元件基板;在绝缘层上有矽基板(SOI)之元件基板上形成之字元线;元件基板字元线两侧形成之第一及第二接面区域,其中第一及第二接面区域为第二导电性;与第一接面区域接触之位元线;与第二接面区域接触之电容;在第二接面区域上面形成第一导电性之杂质区域以构成与第二接面区域之接面电容。2.如申请专利范围第1项之动态随机存取记忆元件,其中元件基板及杂质区域为P型导电性,而第一及第二接面区域为N型导电性。3.如申请专利范围第1项之动态随机存取记忆元件,其中第二区域及构成p-n介面电容。4.如申请专利范围第1项之动态随机存取记忆元件,其中元件基板及杂质区域为N-型导电性,而第一及第二接面区域为P型导电性。5.一种制造动态随机存取记忆元件之方法,包括步骤如下:准备一绝缘层上有矽基板(SOI),其中支撑基板与含第一导电性元件基板之间夹入一层掩埋氧化层;在绝缘层上有矽基板(SOI)之元件基板上形成绝缘膜以定义元件基板之作用区;在元件基板之作用区形成位元线;在位元线两侧作用区形成第一接面区域及第二接面区域,其中第一接面区域及第二接面区域为第二第导电性;在元件基板上形成包括字元件之第一中间绝缘层;将第一中间绝缘层蚀刻以形成使第一接面区域裸露之第一接触孔;在包含第一接触孔的第一中间绝缘层上形成位元线,位元线可经由第一接触孔与裸露的第一接面区域接触;在包含第一接触孔的第一中间绝缘层上形成第二中间绝缘层;将第一及第二中间绝缘层蚀刻以形成使第二接面区域裸露之第二接触孔;利用植入第一导电性杂质于元件基板之作用区在第二接面区域形成杂质区域;并在包含第二接触孔的第二中间绝缘层上形成电容,此电容器可经由第二接触孔与裸露的第二接面区域接触。6.如申请专利范围第5项之制造动态动态随机存取记忆元件之方法,其中元件基板及杂质区域为P型导电性,而第一及第二接面区域为N型导电性。7.如申请专利范围第5项之制造动态随机存取记忆元件之方法,其中第一及第二接面区域可藉由植入浓度11013离子/平方公分的砷或磷来形成。8.如申请专利范围第5项之制造动态随机存取记忆元件之方法,其中元件基板及杂质区域为N-型导电性,而第一及第二接面区域为P型导电性。9.如申请专利范围第5项之制造动态随机存取记忆元件之方法,其中杂质区域可藉由植入浓度11013至11014离子/平方公分的硼来形成。图式简单说明:第一图A至第一图D为根据本发明动态随机存取记忆体制程之截面图。 |
