积体电路之速度信号测试

摘要

一种积体电路具备支援两种或更多不同处理速度以及两种或更多不同资料率之数位逻辑，其中，资料率是以各资料率中在不同共模电压下之资料前置码加以区分的。就正常处理而言，积体电路具一或更多比较器，该比较器将平均信号电压位准与一或更多参考电压作比较加以决定资料率。根据本发明一实施例，将一或更多多工器建置在比较器与数位逻辑之间。在测试期间，可控制这些多工器旁路避开比较器之运作，将特定之数位码传送至数位逻辑加以模拟比较器之运作。依此方式，可测试数位逻辑之不同处理速度而毋须建立特殊之自动测试设备加以支援对应于不同支援资料率之所有不同可能电压位准。

主权项

1.一种积体电路,包含:(a)数位逻辑,可调整成以两种或更多不同之处理速度加以处理资料并建置成可以两种或更多不同之资料率加以接收差动输入资料,其中,对于各资料率,差动输入料具有不同共模电压位准之资料前置码;(b)至少一比较器,建置成将资料前置码之共模电压位准与至少一参考电压作比较加以决定差动输入资料之资料率并提供一比较器码値给数位逻辑,其中,比较器码値识别差动输入资料之资料率;以及(c)一比较器旁通电路,建置在比较器与数位逻辑之间,建置成可接收一旁通码値且选取性地旁通避开比较器码値且加以提供旁通码値给数位逻辑。2.如申请专利范围第1项之积体电路,其中,比较器旁通硬体包含一多工(1)建置成可接收旁通码値及比较器码値作为输入以及(2)建置成可接收一旁通控制信号,该信号决定旁通码値或比较器码値是否自多工器输出至数位逻辑。3.如申请专利范围第2项之积体电路,其中,比较器旁通硬体之各比较器包含一多工器。4.如申请专利范围第2项之积体电路,其中,比较器旁通硬体之所有比较器包含一多工器。5.如申请专利范围第1项之积体电路,其中,各处理速度等于其中一资料率。图式简单说明:第一图表示可以三种不同处理速度加以处理资料之一种积体电路的方块图;以及第二图表示根据本发明一实施例之一种积体电路的方块图。