| 主权项 |
1.一种利用选择性钨CVD,以形成双镶嵌结构的方法,其步骤至少包含:提供有主动区及被动区的半导体底材;形成一ILD层在该主动区及被动区的底材上;形成一蚀刻中止层在该ILD层上;形成一IMD层在该蚀刻中止层上;形成第一光阻层在该IMD层上,并将至少包含一线沟渠的光罩,图案转移在该第一光阻层上;蚀刻该第一光阻层上的该线沟渠图案,在该IMD层中,形成有侧壁及平底的该线沟渠图案;移去该第一光阻层;形成一种子层在该IMD层上,该IMD层具有该侧壁及该平底的该线沟渠;从至少包含一该线沟渠的平底之该IMD层表面,移除该种子层;形成第二光阻层,在该IMD层及侧壁覆盖着该种子层的该线沟渠上;将至少包含一接触洞的光罩,图案转移到该第二光阻层上;蚀刻该第二光阻层上的该接触洞图案,在该ILD层上形成该接触洞的图案;移除该第二光阻层;清洗该接触洞;在该线沟渠及该接触洞的混和结构上,做选择性钨CVD;及执行化学机械研磨(CMP),用以提供后续的制程步骤之平坦化的底材,以完成半导体底材的制程。2.如申请专利范围第1项所述之方法,其中上述之ILD层,是一厚度约500至600埃的二氧化矽。3.如申请专利范围第1项所述之方法,其中上述之蚀刻中止层,为一厚度约300至400埃的氮化矽。4.如申请专利范围第1项所述之方法,其中上述之IMD层,为一厚度约在3000到7000埃的PSG。5.如申请专利范围第1项所述之方法,其中上述之第一光阻层,其厚度约1.0至1.2微米。6.如申请专利范围第1项所述之方法,其中上述之蚀刻该第一光阻层的该线沟渠图案,到该IMD层中,最好由至少包含O2.He、SO2.CF4的混合气体来完成,且其流速分别介于10-250sccm、40-80sccm、10-80sccm、0-50sccm。7.如申请专利范围第6项所述之方法,其中上述之蚀刻该第一光阻层的该线沟渠图案,到该IMD层中,直碰到蚀刻该中止层为止。8.如申请专利范围第7项所述之方法,其中上述之蚀刻中止层藉由至少包含O2.SO2.CF4.He的气体来移除,且其流速分别介于10-250sccm、10-80sccm、0-50sccm、40-80sccm。9.如申请专利范围第1项所述之方法,其中上述之种子层是厚度约800到900埃,是利用WF6及H2,与SiH4结合而成,流速为10-110sccm,且温度最好在300-350℃,该种子层亦可藉由PVD及CVD沈积,而为厚度在200到1000埃的Ti/TiN黏着层。10.如申请专利范围第1项所述之方法,其中上述之移除该种子层是藉着至少包含SF6.Hbr及CCl4等混合气体蚀刻或CMP所完成。11.如申请专利范围第1项所述之方法,其中上述之第二光阻层厚度约0.8到1.0微米。12.如申请专利范围第1项所述之方法,其中上述之蚀刻该第二光阻层上的该接触洞图案,到该ILD层上,是藉由至少包含Ar、CHF3.C4F8等混合气体,其流速分别介于50-150sccm、10-50sccm、0-22sccm之间。13.如申请专利范围第12项所述之方法,其中上述之蚀刻该第二光阻层上的该接触洞图案,到该ILD层上,直到矽底材的表面为止。14.如申请专利范围第1项所述之方法,其中上述之清洗过程由反应离子蚀刻(reactive ion etch, RIF)完成。15.如申请专利范围第1项所述之方法,其中上述之线沟渠中的该金属层及该接触洞的混和结构,藉由选择性钨CVD来完成。16.如申请专利范围第15项所述之方法,其中上述之选择性钨CVD是利用275到325℃之间的SiH4还原反应完成。17.一种利用选择性钨CVD,以形成双镶嵌结构的方法,其步骤至少包含:提供有主动区及被动区的半导体底材,该主动区在内导电层里做内连线,为接下来的金属内连线做准备,该内导电层在ILD层里的;形成第一IMD层在有该内导电层的该ILD层;形成一蚀刻中止层在该第一IMD层上;形成第二IMD层在该蚀刻中止层上;形成第一光阻层在该第二IMD层上,并将至少包含一线沟渠的光罩,图案转移在该第一光阻层上;蚀刻该第一光阻层上的该线沟渠图案,在该第二IMD层中,形成侧壁及平底的该线沟渠图案,侧壁及平底暴露了该第一IMD层;移去该第一光阻层;形成一种子层在该第二IMD层上,该第二IMD层具有该侧壁及该平底的该线沟渠;从至少包含一该线沟渠的平底之该第二IMD层表面,移除该种子层;形成第二光阻层,在侧壁覆盖着该种子层的该线沟渠及该第二IMD层上;将至少包含一插塞洞的光罩,图案转移到该第二光阻层上;蚀刻该第二光阻层上的该插塞洞图案,在该第一IMD层上形成该插塞洞的图案;移除第二光阻层;清洗该插塞洞;在该线沟渠及该插塞洞的混和结构上,做选择性钨CVD;执行化学机械研磨(CMP),用以提供后续的制程步骤之平坦化的底材表面,以完成半导体底材的制程。18.如申请专利范围第17项所述之方法,其中上述之ILD层是一厚度约500至600埃的二氧化矽。19.如申请专利范围第17项所述之方法,其中上述之IMD层是一厚度约在3000到7000埃的PSG,或TEOS的氧化物。20.如申请专利范围第17项所述之方法,其中上述之蚀刻中止层通常是约300至400埃厚的氮化矽。21.如申请专利范围第17项所述之方法,其中上述之第二IMD层为一厚度约5000至7000埃的PSG,或TEOS。22.如申请专利范围第17项所述之方法,其中上述之第一IMD层上之该第一光阻层,厚度约1.0到1.2微米。23.如申请专利范围第17项所述之方法,其中上述之蚀刻该第一光阻层之该线沟渠图案到该第二IMD层中,由至少包含O2.He、SO2.CF4的混合气体来完成,且其流速分别介于10-250sccm、40-80sccm、10-80sccm、0-50sccm。24.如申请专利范围第22项所述之方法,其中上述之蚀刻该第一光阻层之该线沟渠图案到该第二IMD层中,直碰到蚀刻中止层(650)为止。25.如申请专利范围第24项所述之方法,其中上述之蚀刻中止层藉由至少包含O2.SO2.CF4.He的混合气体来完成,且其流速分别介于10-250sccm、10-80sccm、0-50sccm、40-80sccm。26.如申请专利范围第17项所述之方法,其中上述之种子层是利用WF6及H2,与SiH4结合而成,流速为10-110sccm,或是藉由PVD及CVD沈积,而为厚度在200到1000埃的Ti/TiN黏着层。27.如申请专利范围第17项所述之方法,其中上述之种子层是藉由至少包含SF6.Hbr及CC14等混合气体或CMP来移除。28.如申请专利范围第17项所述之方法,其中上述之第二光阻层的厚度约0.8到1.0微米。29.如申请专利范围第17项所述之方法,其中上述之蚀刻该第二光阻层上的插塞洞图案,到该IMD层上,是藉由至少包含Ar、CHF3.C4F8等混合气体,其流速分别介于50-150sccm、10-50sccm、0-22sccm之间。30.如申请专利范围第17项所述之方法,其中上述之蚀刻该第二光阻层上之该插塞洞图案,到该第一IMD层上,直碰到矽底材的表面(100)才完成。31.如申请专利范围第17项所述之方法,其中上述之该清洗过程由反应离子蚀刻(reactive ion etch, RIF)来完成。32.如申请专利范围第17项所述之方法,其中上述之该线沟渠中的该金属及该该插塞洞的混和结构,藉由选择性钨CVD来完成。33.如申请专利范围第32项所述之方法,其中上述之选择性钨CVD是利用275至325℃之间的SiH4还原反应完成。图式简单说明:第一图a-第一图d为前案形成的双镶嵌结构。第二图a-第二图b为前案形成的钨金属内连线,其孔洞及钥匙洞的缺陷。第三图a显示此发明中,在一半导体底材上,形成被蚀刻中止层隔离的ILD层及IMD层。第三图b显示此发明中,在第三图a的ILD层中,形成一线沟渠。第三图c显示此发明中,在第三图b的底材上,形成一种子层。第三图d显示此发明中,移去第三图c中,除线沟渠的侧壁以外之种子层。第三图e显示此发明中,在第三图d的底材中,形成一接触洞。第三图f显示此发明中,藉着选择性钨CVD,在本发明的线沟渠及接触洞之混和结构中,形成一双镶嵌结构。第四图a显示此发明中,在本发明的半导体底材上,形成被蚀刻中止层隔离的第一IMD层及第二IMD层。第四图b显示此发明中,在第四图a的第一IMD层上形成一线沟渠。第四图c显示此发明中,在第四图b的底材上形成一种子层。第四图d显示此发明中,移去第四图c中,除线沟渠的侧壁以外之种子层。第四图e显示此发明中,在第四图d的第一IMD层中形成一插塞洞。第四图f显示此发明中,藉着选择性钨CVD,在本发明的线沟渠及插塞洞之混和结构中,形成一双镶嵌结构。 |
