| 主权项 |
1.一种用以在单一晶圆上制作SOI装置与非SOI装置之方法,包括下列步骤;确认于一晶圆基材中之第一应力界面区域;确认于该晶圆基材中之第二应力界面区域;于基材以及第一与第二应力界面区域上沈积一层抗蚀材料;于该抗蚀材料上形成一离子植入遮罩,其中该离子植入遮罩未覆盖位于第一与第二应力界面区域间之抗蚀材料;于第一与第二应力界面区域间形成一埋入植入区域;移除离子植入遮罩材料及抗蚀材料;以及对晶圆施以回火,以将埋入植入区域转换为一隔离区域。2.如申请专利范围第1项之方法,进一步包括于隔离区域范围内至少制作一SOI装置之步骤。3.如申请专利范围第2项之方法,进一步包括于隔离区域范围外至少制作一非SOI装置之步骤。4.如申请专利范围第1项之方法,进一步包括下列步骤;于隔离区域范围内至少制作一SOI装置;及于隔离区域范围外至少制作一非SOI装置。5.如申请专利范围第1项之方法,进一步包括以CMP方法研磨晶圆表面之步骤。6.如申请专利范围第1项之方法,其中确认晶圆基材上的第一应力界面区域与第二应力界面区域步骤确认在单一晶圆上为两个不同位置之步骤。7.一种在单一晶圆上制作SOI装置与非SOI装置之制作方法,包括下列步骤;确认一晶圆基材中之第一应力界面区域;确认晶圆基材中之第二应力界面区域于基材以及第一与第二应力界面区域上沈积一层抗蚀材料;于抗蚀材料上形成一离子植入遮罩,其中离子植入遮罩未覆盖位于第一与第二应力界面区域间之抗蚀材料;于第一与第二应力界面区域间形成一埋入植入区域;除去离子植入遮罩材料及抗蚀材料;以及对晶圆施以回火,将埋入植入区域转换为一隔离区域;于隔离区域上之一区域内制作SOI装置;于隔离区域上之该区域外制作非SOI装置;以及以一CMP程序研磨该晶圆表面。8.一种用以建造一单一晶圆之方法,该单一晶圆具有一共平面晶圆表面,其具有SOI与非SOI装置于该晶圆上,该方法包括下列步骤;确认于一晶圆基材中之一第一应力界面区域;确认于晶圆基材中之一第二应力界面区域;蚀刻远离介于第一与第二应力界面区域间的晶圆基材之一部分;于晶圆基材上沈积一抗蚀材料;于抗蚀材料上形成一离子植入遮罩,其中该遮罩未覆盖位于第一与第二应力界面区域间之抗蚀材料;于第一与第二应力界面区域间形成一埋入植入区域;以及对晶圆施以回火,将埋入植入区域转换为一隔离区域。9.如申请专利范围第8项之方法,进一步包括以CMP方法研磨晶圆表面之步骤。10.如申请专利范围第8项之方法,进一步包括于隔离区域范围内建造至少一SOI装置之步骤。11.如申请专利范围第10项之方法,进一步包括于隔离区域范围外至少制作一非SOI装置之步骤。12.如申请专利范围第8项之方法,进一步包括下列步骤;于隔离区域范围内至少制作一SOI装置;及于隔离区域范围外至少制作一非SOI装置。13.如申请专利范围第8项之方法,其中确认晶圆基材上的第一应力界面区域与第二应力界面区域步骤确认在单一晶圆上为两个不同位置之步骤。14.一种用以建造一单一晶圆之方法,该单一晶圆具有一共平面晶圆表面,其具有SOI与非SOI装置于该晶圆上制作,该方法包括下列步骤:于晶圆基材上形成第一应力界面区域;于晶圆基材上形成第二应力界面区域;遮罩第一与第二应力界面区域外的晶圆基材区域;蚀刻介于第一与第二应力界面间的晶圆基材之一部分;于晶圆基材上沈积一抗蚀材料;于抗蚀材料上形成一离子植入遮罩,其中该遮罩未覆盖位于第一与第二应力界面区域间之抗蚀材料;于第一与第二应力界面区域间形成一埋入植入区域;对晶圆施以回火,将埋入植入区域转变为隔离区域;以CMP方法研磨晶圆表面;于隔离区域范围内制作SOI装置;及于隔离区域范围外制作一非SOI装置。15.如申请专利范围第14项之方法,其中第一应力界面区域之形成与第二应力界面区域之形成为同时实施。16.如申请专利范围第14项之方法,其中形成第一应力界面区域与第二应力界面区域之步骤包括下列步骤:于晶圆上制作一渠沟;及以氧化物填充渠沟。17.如申请专利范围第14项之方法,其中形成第一应力界面区域与第二应力界面区域之步骤进一步包括硼与填充渠沟之氧化物结合的步骤。18.如申请专利范围第14项之方法,其中形成第一应力界面区域与第二应力界面区域之步骤进一步包括磷与填充渠沟之氧化物结合的步骤。19.如申请专利范围第14项之方法,其中形成第一应力界面区域与第二应力界面区域之步骤进一步包括形成单一晶圆外观。图式简单说明:第一图为整体CMOS晶圆之部分剖面图;第二图为一SOI晶圆之部分剖面图;第三图为半导体晶圆之剖面图,显示两个应力界面区域或浅渠沟隔离(STI)区域;第四图为在第三图之半导体晶圆上形成一抗蚀层之剖面图;第五图为在第四图之半导体晶圆上形成一植入区域之剖面图;第六图为在第五图之半导体晶圆上形成一SOI区域之剖面图;第七图为本发明之较佳具体实施例之晶圆制作方法流程图;及第八图为在半导体晶圆上形成一对浅渠沟隔离(STI)区域之剖面图;第九图为在第八图之半导体晶圆上置有一蚀刻遮罩之剖面图;第十图为第九图之半导体晶圆已蚀刻部分表面之剖面图;第十一图为在第十图之半导体晶圆表面沈积一蚀刻停止层之剖面图;第十二图为在第十一图之半导体晶圆部分覆盖一离子植入遮罩之剖面图;第十三图为在第十二图之半导体晶圆形成一离子植入区域之剖面图;第十四图为在第十三图之半导体晶圆形成一SOI区域之剖面图;及第十五图为本发明之另一较佳具体实施例之晶圆制作方法流程图。 |
