| 主权项 |
1.一种制造记忆单元浅沟槽隔离区之方法,包括:(a)提供一半导体基底;(b)形成垫层于该半导体基底表面;(c)形成遮蔽层于该垫层表面;(d)定义该遮蔽层及该垫层,并以其为遮蔽罩幕于该半导体基底的表层部分形成一深沟槽;(e)去除该遮蔽层;(f)形成深沟槽电容器于该深沟槽当中,此深沟槽电容器至少包含环状绝缘层、第一导电层与潜导通带;(g)以第一绝缘层填满该深沟槽内部之该潜导通带上方的空间;(h)依序形成抗反射层与光阻层于该垫层与第一绝缘层表面,以定义第一开口;以及(i)形成浅沟槽隔离区于该第一开口。2.如申请专利范围第1项所述之方法,其中垫层系由氧化矽层与氮化矽层所组成。3.如申请专利范围第1项所述之方法,其中第一绝缘层是由对光阻之蚀刻选择比大于抗反射层的材料所组成。4.如申请专利范围第1项所述之方法,其中第一绝缘层是由对光阻之蚀刻选择比大于抗反射层的氧化矽所组成。5.如申请专利范围第1项所述之方法,其中该第一绝缘层系由高密度电浆氧化矽组成。6.如申请专利范围第1项所述之方法,其中该第一绝缘层系由经掺杂质氧化矽组成。7.如申请专利范围第1项所述之方法,其中深沟槽电容器的形成尚包含以下步骤:(a)于该深沟槽内壁形成一环状绝缘层;(b)形成第一导电层并填满该深沟槽内部由该环状绝缘层所围绕的空间;(c)去除部分该深沟槽内部之该第一导电层到低于该半导体基底表面之第一预定深度;(d)去除突出于该第一导电层顶部的该环状绝缘层,使该环状绝缘顶部低于第一导电层顶部;(e)形成第二导电层并填满该深沟槽内部该第一导电层上方的空间;(f)去除该深沟槽内部之该第二导电层到低于该半导体基底表面之第二预定深度,以形成一潜导通带;(g)进行热氧化制程,使该深沟槽位于该潜导通带以上之内壁及该潜导通带顶部表面形成热氧化矽层。8.如申请专利范围第7项所述之方法,其中该第一预定深度距离半导体基底表面1000-2000埃。9.如申请专利范围第7项所述之方法,其中该第二预定深度距离该半导体基底表面200-500埃。10.如申请专利范围第1项所述之方法,其中形成浅沟槽隔离区于第一开口的方法尚包含以下步骤:(a)以光阻层定义第一开口;(b)依序去除该第一开口范围下方之抗反射层、垫层、部分第一绝缘层以及深沟槽内之部分潜导通带、部分第一导电层、部分环状绝缘层与部分半导体基底到第三预定深度,形成第二开口,以界定浅沟槽隔离区的范围;(c)去除该光阻层及该抗反射层;(d)将第二绝缘层填入该第二开口;(e)实施平坦化制程;(f)去除该第二开口中部分第二绝缘层与第一绝缘层至第五预定深度;(g)去除该垫层。11.如申请专利范围第1项所述之方法,其中形成浅沟槽隔离区于第一开口的方法中尚包含以下步骤:(a)以光阻层定义第一开口;(b)依序去除该第一开口范围下方之抗反射层、垫层,并去除部分半导体基底到第四预定深度,形成第二开口,以界定浅沟槽隔离区的范围;(c)去除该光阻层及该抗反射层;(d)将第二绝缘层填入该第二开口;(e)实施平坦化制程;(f)去除该第二开口中部分第二绝缘层与第一绝缘层至第五预定深度;(g)去除该垫层。12.如申请专利范围第10或第11项所述之方法,其中该第二绝缘层系由高密度电浆氧化矽组成。13.如申请专利范围第10或第11项所述之方法,其中当该第一绝缘层系由经掺杂质氧化矽所组成时,该第一绝缘层须以氟化氢蒸气完全去除,才将该第二绝缘层填入第二开口内。14.如申请专利范围第10项所述之方法,其中该第三预定深度距离半导体基底表面2000-4000埃。15.如申请专利范围第11项所述之方法,其中该第四预定深度距离半导体基底表面2000-4000埃。16.一种制造记忆单元浅沟槽隔离区之方法,包括:(a)提供一半导体基底;(b)形成垫层于该半导体基底表面;(c)形成遮蔽层于该垫层表面;(d)定义该遮蔽层及该垫层,并以其为遮蔽罩幕于该半导体基底的表层部分形成一深沟槽;(e)去除该遮蔽层;(f)形成深沟槽电容器于该深沟槽当中,此深沟槽电容器至少包含环状绝缘层、第一导电层与潜导通带;(g)以一对光阻之蚀刻选择比大于抗反射层的材料作为第一绝缘层,填满该深沟槽内部之该潜导通带上方的空间;(h)依序形成抗反射层与光阻层于该垫层与第一绝缘层表面,以定义第一开口;以及(i)形成浅沟槽隔离区于第一开口。17.如申请专利范围第16项所述之方法,其中垫层系由氧化矽层与氮化矽层所组成。18.如申请专利范围第16项所述之方法,其中第一绝缘层是由对光阻之蚀刻选择比大于抗反射层的氧化矽所组成。19.如申请专利范围第16项所述之方法,其中该第一绝缘层系由高密度电浆氧化矽组成。20.如申请专利范围第16项所述之方法,其中该第一绝缘层系由经掺杂质氧化矽组成。21.如申请专利范围第16项所述之方法,其中形成深沟槽电容器的方法尚包含以下步骤:(a)于该深沟槽内壁形成一环状绝缘层;(b)形成第一导电层并填满该深沟槽内部由该环状绝缘层所围绕的空间;(c)去除部分该深沟槽内部之该第一导电层到低于该半导体基底表面之第一预定深度;(d)去除突出于该第一导电层顶部的该环状绝缘层,使该环状绝缘层顶部低于第一导电层顶部;(e)形成第二导电层并填满该深沟槽内部该第一导电层上方的空间;(f)去除该深沟槽内部之该第二导电层到低于该半导体基底表面之第二预定深度,以形成一潜导通带;(g)进行一热氧化制程,使该深沟槽位于该潜导通带以上之内壁及该潜导通带顶部表面形成一热氧化矽层。22.如申请专利范围第21项所述之方法,其中该第一预定深度距离该半导体基底表面1000-2000埃。23.如申请专利范围第21项所述之方法,其中该第二预定深度距离半导体基底表面200-500埃。24.如申请专利范围第16项所述之方法,其中形成浅沟槽隔离区于第一开口的方法尚包含以下步骤:(a)以光阻层定义第一开口;(b)依序去除该第一开口范围下方之抗反射层、垫层、部分第一绝缘层以及深沟槽内之部分潜导通带、部分第一导电层、部分环状绝缘层与部分半导体基底到第三预定深度以界定浅沟槽隔离区的范围;(c)去除该光阻层及该抗反射层;(d)将第二绝缘层填入该第二开口;(e)实施平坦化制程;(f)去除该第二开口中部分该第二绝缘层与该第一绝缘层至第五预定深度;(g)去除该垫层。25.如申请专利范围第16项所述之方法,其中形成浅沟槽隔离区于第一开口的方法中尚包含以下步骤:(a)以光阻层定义第一开口;(b)依序去除该第一开口范围下方之抗反射层、垫层,并去除部分半导体基底到第四预定深度,形成第二开口,以界定浅沟槽隔离区的范围;(c)去除该光阻层及该抗反射层;(d)将第二绝缘层填入该第二开口;(e)实施平坦化制程;(f)去除该第二开口中部分该第二绝缘层与该第一绝缘层至第五预定深度;(g)去除该垫层。26.如申请专利范围第24或第25项所述之方法,其中该第二绝缘层系由高密度电浆氧化矽组成。27.如申请专利范围第24或第25项所述之方法,其中当该第二绝缘层系由经掺杂质氧化矽所组成时,该第一绝缘层须以氟化氢蒸气完全去除,才将该第二绝缘层填入该第二开口内。28.如申请专利范围第24项所述之方法,其中该第三预定深度距离半导体基底表面2000-4000埃。29.如申请专利范围第25项所述之方法,其中该第四预定深度距离半导体基底表面2000-4000埃。图式简单说明:第一图-1-第一图-6系显示习知制造浅沟槽隔离区之方法。第一图-7系显示以习知技术制造浅沟槽隔离区时,容易产生的条状凹摺异常。第二图-1-第二图-10系显示本发明浅沟槽隔离区制造方法之第一种实施例。第二图-11-第二图-13系显示本发明关于制造浅沟槽隔离区制造方法第二种实施例,主要针对第二图-7后之制程变化。 |
