| 主权项 |
1.一种积体电路之静电放电保护电路,包括:一基底;一共用源极,位于该基底上,且该共用源极上方设有复数个第一接触点,以连接至一接地电压;一汲极,位于该基底上,该汲极与该共用源极系呈钉耙交错状,且该汲极上方设有复数个第二接触点,以连接至一输入端点;以及一呈方框状之高浓度基底接地区,设置于该共用源极与该汲极之外围,用以供该基底接地之用;其中,该汲极之各臂面积比该共用源极之各臂面积还宽,且于该共用源极之各臂中分别植入有一高浓度P+与N+交错之基底接地区,使设于该共用源极上之各该第一接触点分别位于该高浓度P+与N+交错之基底接地区的各交界处上。2.如申请专利范围第1项所述之积体电路之静电放电保护电路,其中该第一与该第一接触点之构成形状包括圆形。3.如申请专利范围第1项所述之积体电路之静电放电保护电路,其中相邻之该些第一与第二接触点间形成有一闸氧化层。4.如申请专利范围第3项所述之积体电路之静电放电保护电路,其中该闸氧化层内介于该共用源极之该些第一接触点与该汲极之该些第二接触点间分设有一复数矽闸极。5.如申请专利范围第1项所述之积体电路之静电放电保护电路,其中该静电放电保护电路系由N通道或P通道之MOSFET构成。6.如申请专利范围第1项所述之积体电路之静电放电保护电路,其中该呈方框状之高浓度基底接地区延伸至该共用源极。图式简单说明:第一图A绘示的是习知一种ESD保护电路的俯视图;第一图B绘示的是第一图A之ESD保护电路的剖面图;第二图A绘示的是习知另一种ESD保护电路的俯视图;第二图B绘示的是第二图A之ESD保护电路的剖面图;第三图绘示的依照本发明一较佳实施例的一种ESD保护电路的俯视图。 |
