| 主权项 |
1.一种电脑(PC)系统内部定时器之测试方法,该方法 系利用一电脑(PC)系统内部CMOS即时时脉(R.T.C)之周 期性中断(Periodic Interrupt),作为与一在相同时间内 电离(PC)系统定时器中断发生之次数进行测试比较 ,其系依下列步骤测试该电脑(PC)系统内部定时器; (一)首先,设定该CMOS最大允许周期性中断误差値为 p秒,及该定时器要测量之中断发生次数n; (二)设定该CMOS周期性中断频率为x,此时系禁止该 CMOS之中断发生; (三)嗣,于相同时间内等待该定时器中断之发生,且 系以一次中断发生之时刻作为开始计数之起始时 刻; (四)此时,允许该CMOS周期性中断发生,并开始计数; (五)在CMOS中断处理程式中累计CMOS周期性中断发生 之周期次数m; (六)判断该定时器中断是否发生如所设定之该定 时器所要测量之中断发生次数n,若是,继续下列步 骤(七),否则,返回步骤(五); (七)禁止该CMOS周期性之中断发生,并停止计数; (八)计算该CMOS周期性中断发生及定时器中断发生 之差,并判断是否在CMOS最大允许周期性中断误差 値p秒之范围内,若是,继续下列步骤(九),若否,则告 知使用者该定时器不正常,并至步骤(十); (九)告知使用者该定时器正常; (十)结束该定时器之测试。2.如申请专利范围第1 项所述之电脑(PC)系统内部定时器之测试方法,其 中计算该CMOS周期性中断发生及定时器中断发生之 差,系以CMOS周期性中断发生周期次数m除以原先所 设定CMOS周期性中断频率x(即m/x),与定时器中断发 生次数n除以原先定时器中断18.2Hz(即n/18.2)之差所 得。3.如申请专利范围第1或2项所述之电脑(PC)系 统内部定时器之测试方法,其中该CMOS周期性中断 频率x可为8192Hz。4.如申请专利范围第1项所述之电 脑(PC)系统内部定时器之测试方法,其中该方法可 用于所有符合IBM PC规范之电脑(PC)系统定时器( Interval Timer)之测试。图式简单说明: 第一图系为本发明之测试流程示意图。 第二图系为本发明之实施例示意图。 |
