| 主权项 |
1.一种具有缓冲器电路之积体电路,其系用来缓冲 一种施加于二个电位节点(1,2)之间的电源电压(U), 此种积体电路之特征为:具有至少二个互相并联之 配置于此二个电位节点(1,2)之间的串联电路,每一 个串联电路至少具有一个缓冲电容器(C)以及一个 欧姆性电阻元件(R;Tn;Tp)。2.如申请专利范围第1项 之积体电路,其中上述电阻元件中至少一个是欧姆 性电阻(R)。3.如申请专利范围第1项之积体电路,其 中上述电阻元件中至少一个具有一种可经由控制 端来调整之电阻値。4.如申请专利范围第2项之积 体电路,其中上述电阻元件中至少一个具有一种可 经由控制端来调整之电阻値。5.如申请专利范围 第3项之积体电路,其中至少一个电阻元件是电晶 体(Tn;Tp)。6.如申请专利范围第5项之积体电路,其 中电晶体(Tn;Tp)之控制端是与第一电位节点(1)相连 接。7.如申请专利范围第6项之积体电路,其中电晶 体是一种n-通道型式之场效电晶体(Tn)且第一电位 节点(1)上之电位较第二电位节点(2)上者还大。8. 如申请专利范围第6项之积体电路,其中电晶体是p- 通道型式之场效电晶体(Tp)且第一电位节点(1)上之 电位较第二电位节点(2)上者还小。9.如申请专利 范围第3项之积体电路,其中此积体电路具有一种 控制电路(U-CTR;I-CTR),其可经由电阻元件之控制端 来控制至少一个电阻元件之电阻値。10.如申请专 利范围第9项之积体电路,其中控制电路是一种电 压调整器(U-CTR),其可依据第二电位节点(2)上之电 位来控制至少一个电阻元件之电阻値。11.如申请 专利范围第9项之积体电路,其中控制电路是一种 电流调整器(I-CTR),其可依据流经相对应之串联电 路中之电流来控制至少一个电阻元件之电阻値。 12.如申请专利范围第9项之积体电路,其中控制电 路是一种可调整之电压源(U1),其在其输出端产生 一种可经由控制端来调整之输出电压,其中输出端 是与至少一个电阻元件之控制端相连接。13.如申 请专利范围第5至12项中任一项之积体电路,其中此 积体电路是一种记忆体电路, -记忆体电路具有复数个记忆体单胞(M),其各自含 有一个选择电晶体(TM)和一个记忆体电容器(CM), -每一缓冲电容器(C)和其所属之电晶体(Tn)就其相 互之配置方式和大小而言是像记忆体单胞(M)之组 件(CM,TM)之构成方式一样,其不同点只在其电性连 接之技艺和方式而已。图式简单说明: 第一图至第三图本发明缓冲器电路之实施例。 第四图DRAM记忆体单胞。 第五图至第七图具有不同控制电路之缓冲器电路 的实施形式。 |
