发明名称 半导体装置及其制造方法
摘要 本发明系使半导体装置用胶糊之固形成分比为60体积%以上、且黏度比在2以下。
申请公布号 TW436882 申请公布日期 2001.05.28
申请号 TW088108857 申请日期 1999.05.28
申请人 东芝股份有限公司 发明人 佐佐木 圭一;木村 学;久善美;早 伸夫
分类号 H01L21/02 主分类号 H01L21/02
代理机构 代理人 陈长文 台北巿敦化北路二○一号七楼
主权项 1.一种半导体装置用胶糊,系包含:含导电性物质及树脂之固形成分、及可溶解前述树脂之溶剂;且其固形成分比为60体积%。2.一种半导体装置用胶糊,系包含:含导电性物质及树脂之固形成分、及可溶解前述树脂之溶剂;且其黏度比为2以下。3.一种半导体装置用胶糊,系包含:含导电性物质及树脂之固形成分、及可溶解前述树脂之溶剂;且其固形成分比为60体积%以上,黏度比为2以下。4.一种半导体装置用连接插件,乃埋入连接孔内之连接插件,而前述连接插件系由含平均粒径相异之粉末的半导体装置用胶糊所构成,前述半导体装置用胶糊系含有平均粒径为3m以上之粉末10%以上。5.一种半导体装置用埋入方法,系以申请专利范围第1项之半导体装置用胶糊埋入形成于半导体装置用基板主面之沟的内部。6.一种半导体装置用埋入方法,系以申请专利范围第2项记载之半导体装置用胶糊埋入形成于半导体装置用基板主面之沟的内部。7.一种半导体装置用埋入方法,系以申请专利范围第3项之半导体装置用胶糊埋入形成于半导体装置用基板主面之沟的内部。8.一种半导体装置用埋入方法,系以申请专利范围第4项之半导体装置用胶糊埋入形成于半导体装置用基板主面之沟的内部。9.一种半导体装置用埋入方法,系于一含有形成于半导体装置用基板主面之沟的区域上,涂布分散有粉末之溶液,使前述粉末在溶液中沉降,而以前述粉末埋入沟的内部。10.根据申请专利范围第9项之半导体装置用埋入方法,其中,使用添加有树脂者作为前述溶液。11.根据申请专利范围第9项之半导体装置用埋入方法,其中,前述粉末之一部分为玻璃的粉末。12.根据申请专利范围第10项之半导体装置用埋入方法,其中,前述粉末的一部分为玻璃的粉末。13.一种半导体装置的制造方法,系具有如下步骤:于基板的主面形成沟的步骤;于沟的内部及外部形成烧结型的胶糊,以前述胶糊埋入沟的内部之步骤;使胶糊假硬化之步骤;除去沟外部之胶糊的步骤;烧结胶糊之步骤。14.根据申请专利范围第13项之半导体装置的制造方法,其中,藉研磨及蚀刻之一者而除去沟外部的胶糊。15.根据申请专利范围第13项之半导体装置的制造方法,其中,烧结胶糊步骤之后,使与前述基板的主面相反侧之面后退至胶糊显现为止,而形成一由贯通前述基板之胶糊所构成的连接插件。16.根据申请专利范围第13项之半导体装置的制造方法,其中,烧结胶糊步骤之后,于胶糊上形成配线。17.根据申请专利范围第13项之半导体装置的制造方法,其中,使用导电性胶糊作为前述胶糊。18.根据申请专利范围第13项之半导体装置的制造方法,其中,藉化学性机械研磨而除去沟外部的胶糊。19.根据申请专利范围第13项之半导体装置的制造方法,其中,烧结胶糊步骤之后,藉研磨及蚀刻之一者而使与前述基板的主面相反侧的面后退至胶糊显现为止,而形成一由贯通基板之胶糊所构成的连接插件。20.根据申请专利范围第13项之半导体装置的制造方法,其中,烧结胶糊步骤之后,藉化学性机械研磨而使与前述基板之主面相反侧的面后退至胶糊显现为止,而形成一由贯通基板之胶糊所构成的连接插件。21.一种半导体装置的制造方法,包含有如下步骤:于基板之主面形成沟的步骤;以使含有沟之底面的至少一部分的空间残留之方式,以烧结型之胶糊埋入沟的内部之步骤;将沟外部之胶糊中的压力设定成比未被胶糊埋入之沟内部的空隙中之压力还高,俾藉胶糊埋入沟内部的空隙之步骤;除去沟外部之胶糊的步骤。22.根据申请专利范围第21项之半导体装置的制造方法,其中,藉加压沟外部的胶糊,而以胶糊埋入沟内部的空隙。23.根据申请专利范围第21项之半导体装置的制造方法,其中,以使含有沟之底面的至少一部分的空间残留之方式,在减压下以烧结型的胶糊埋入沟的内部后,藉由设成比前述减压下更高气压的状态,以胶糊埋入沟内部的空隙。24.一种半导体装置的制造方法,系包含有如下步骤:于基板的主面形成沟的步骤;以使含有沟之底面的至少一部分的空间残留之方式,以烧结型的胶糊埋入沟的内部之步骤;将沟外部之胶糊中的压力设定成比未被胶糊埋入之沟内部的空隙中之压力还高,而以胶糊埋入沟内部的空隙;使胶糊假硬化之步骤;除去沟外部之胶糊的步骤;烧结前述胶糊之步骤。图式简单说明:第一图为胶糊之黏度比与对通路孔之埋入率的关系。第二图为胶糊之固形成分比与埋入率之关系。第三图为大粒径粉末的平均粒径与胶糊之龟裂发生率与大粒径粉末之含有率的关系。第四图A-第四图F为本发明第2实施例之晶片贯通插件之形成方法。第五图A、第五图B系用以说明一使用习如胶糊之沟的埋入方法(网版印刷法)的问题点,其剖面图。第六图A-第六图E系本发明第5实施例之连接插件的形成方法,其步骤剖面图。第七图A-第七图G为本发明第6实施例之连接插件的形成方法,其步骤剖面图。第八图A-第八图D为本发明第7实施例之连接插件的形成方法,其步骤剖面图。
地址 日本