| 主权项 |
1.一种用于一半导体晶片(wafer)上的浅沟隔离(shallow trench isoltaion,STI)方法,该半导体晶片包含有一矽基底(silicon substrate),以及至少一浅沟(shallowtrench)设于该矽基底表面之一预定区域内,该方法包含有下列步骤:于该半导体晶片表面形成一含氮之二氧化矽(nitrided silicon dioxide)层,并覆盖该浅沟之侧壁与底部;于该含氮之二氧化矽层表面形成至少一介电层,以填满该浅沟;以及进行一平整化制程,使该浅沟内之介电层表面与该矽基底表面切齐,并去除位于该浅沟之外的含氮之二氧化矽层。2.如申请专利范围第1项之方法,其中形成该含氮之二氧化矽层的方法包含有下列步骤:进行一化学气相沈积(chemical vapor deposition,CVD)制程,于该半导体晶片表面形成一二氧化矽(silicondioxide,SiO2)层,以覆盖于该浅沟之侧壁与底部,以及进行一快速加热制程(rapid thermal process. RTP),并通入一含氮气体,来将该含氮气体内之氮原子掺入该二氧化矽层之内,以形成该含氮之二氧化矽层。3.如申请专利范围第2项之方法,其中该含氮气体为氧化亚氮(nitric oxide,N2O)。4.如申请专利范围第2项之方法,其中该含氮气体为一氧化氮(nitrous oxide,NO)。5.如申请专利范围第2项之方法,其中该含氮气体为氨气(ammonia,NH3)。6.如申请专利范围第1项之方法,其中形成该含氮之二氧化矽层的方法系进行一热氧化(thermal oxidation)制程,并同时(in-situ)通入一氧化亚氮(N2O)气体,以于该半导体晶片表面形成该含氮之二氧化矽层。7.如申请专利范围第1项之方法,其中该介电层系由氧化矽(silicon oxide)所构成。8.如申请专利范围第1项之方法,其中该平整化制程系为一化学机械研磨(che-mical mechanical polishing,CMP)制程。9.一种用于一半导体晶片上的浅沟隔离方法,该半导体晶片包含有一矽基底,一垫氧化层(padoxide)设于该矽基底表面上,一氮矽(silicon nitride,SiNx)层设于该垫氧化层之上方,以及至少一浅沟设于该半导体晶片表面之一预定区域并穿过该氮矽层以及该垫氧化层而深入该矽基底至一预定深度,该方法包含有下列步骤:于该半导体晶片表面形成一含氮之二氧化矽层,并覆盖该浅沟之侧壁与底部;于该含氮之二氧化矽层表面形成至少一介电层,以填满该浅沟;进行一平整化制程,使该浅沟内之介电层表面与该氮矽层表面切齐;以及去除位于该浅沟之外的该氮矽层与该垫氧化层。10.如申请专利范围第9项之方法,其中形成该含氮之二氧化矽层的方法包含有下列步骤:进行一化学气相沈积(CVD)制程,于该半导体晶片表面形成一二氧化矽层,以覆盖该浅沟之侧壁与底部,以及进行一快速加热制程,并通入一含氮气体,来将该含氮气体内之氮原子掺入该二氧化矽层之内,以形成该含氮之二氧化矽层。11.如申请专利范围第10项之方法,其中该含氮气体为氧化亚氮(N2O)。12.如申请专利范围第10项之方法,其中该含氮气体为一氧化氮(NO)。13.如申请专利范围第10项之方法,其中该含氮气体为氨气(NH3)。14.如申请专利范围第9项之方法,其中形成该含氮之二氧化矽层的方法系进行一热氧化制程,并同时通入一氧化亚氮(N2O)气体,以于该半导体晶片表面形成该含氮之二氧化矽层。15.如申请专利范围第9项之方法,其中该介电层系由氧化矽所构成。16.如申请专利范围第9项之方法,其中该平整化制程系为一化学机械研磨制程。图式简单说明:第一图为CMOS元件的结构示意图。第二图与第三图为习知于半导体晶片上制作一浅沟的制程示意图。第四图与第五图为习知于制作闸极的制程示意图。第六图与第七图为本发明制作浅沟隔离的制程示意图。第八图及第九图为本发明制作闸极的制程示意图。 |
