| 主权项 |
1.一种与一时钟讯号同步供给内部供应电压至半导体记忆体装置之内部电路之压降转换器,包含:一比较控制器,供将内部供给电压之电压与一参考电压比较,并输出一第一控制讯号;一第一切换元件,受第一控制讯号所控制,供在内部供应电压低于参考电压时减低外部供应电压,并供给减低之外部供应电压作为内部供应电压;控制装置,供产生一在第一切换元件操作前仅作动一定时间之第二控制记号;以及一第二切换元件,受第二控制讯号所控制,供仅在第二控制讯号作动之期间供给外部供应电压作为内部供应电压。2.如申请专利范围第1项之压降转换器,其中半导体记忆体装置之内部电路为一供与时钟讯号同步传输自数据输入缓冲器输入之数据至输入/输出线之写入驱动器。3.如申请专利范围第2项之压降转换器,其中控制装置包括一脉冲产生器,供响应一写入启动讯号产生一似脉冲第二控制讯号。4.如申请专利范围第3项之压降转换器,其中脉冲产生器包含:第一延迟装置,供接收写入启动讯号,使写入启动讯号延迟一预定时间,并输出延迟之讯号;第二延迟装置,供接收第一延迟装置之输出讯号,使第一延迟装置之输出反相及延迟一预定时间,并输出反相及延迟之讯号;以及逻辑闸,供接收第一及第二延迟装置之输出讯号,对第一及第二延迟装置之输出讯号进行AND操作,及使AND操作之结果反相并将其输出。5.如申请专利范围第4项之压降转换器,其中第一延迟装置为供使输入写入启动讯号延迟一时钟讯号周期之装置6.如申请专利范围第4项之压降转换器,其中控制装置另包含:一频率检测器,供检测写入驱动器之操作频率,如果写入驱动器之操作频率少于临界频率,并响应一过渡时钟讯号产生一脉冲,有一频率为时钟讯号者之半;以及一第一逻辑闸,供对脉冲产生器之输出讯号及频率检测器之输出讯号进行OR操作,并输出第二控制讯号。7.如申请专利范围第6项之压降转换器,其中频率检测器包含:一第三延迟装置,供使用频率为时钟讯号者一半之延迟过度时钟讯号延迟一预定时间,并输出延迟之讯号;以及一第二逻辑闸,供对第三延迟装置之输出讯号及过渡时钟讯号进行AND操作,并输出AND操作结果。8.如申请专利范围第7项之压降转换器,其中第一及第三延迟装置为供使写入启动讯号及过渡时钟讯号分别延迟一由记忆体装置之最大操作频率所确定之临界时间之装置。9.如申请专利范围第2项之压降转换器,其中控制器包含:第一延迟装置,供接收写入启动讯号,使写入启动讯号延迟一预定时间,并输出延迟之讯号;第二延迟装置,供接收第一延迟装置之输出讯号,使第一延迟装置之输出反相及延迟一预定时间,并输出反相及延迟之讯号;以及第三延迟装置,使使具有频率为时钟讯号者一半之过渡时钟讯号延迟一预定时间,并输出延迟之讯号;一第一逻辑闸,供接收之第三延迟装置输出讯号及过渡时钟讯号,如果接收之讯号均在逻辑高电平,并输出一逻辑低讯号;以及一第二逻辑闸,供接收第一延迟装置之输出讯号,第二延迟装置之输出讯号及第一逻辑闸之输出讯号,如果接收之讯号均在逻辑高电平,并输出一逻辑低讯号。10.如申请专利范围第9项之压降转换器,其中第一及第三延迟装置为供使写入启动讯号及过渡时钟讯号分别延迟一由记忆体装置之最大操作频率所确定之临界时间之装置。11.如申请专利范围第1项之压降转换器,其中第一及第二切换元件系由PMOS电晶体所构成。12.如申请专利范围第1项之压降转换器,其中第一切换元件有一闸,自比较控制器输出之第一控制讯号予以加至此闸;一连接至一节点供外部供应电压之源极;及一连接至一节点供内部供应电压之汲极。13.如申请专利范围第1项之压降转换器,其中第二切换元件有一闸,自比较控制器输出之第二控制讯号予以加至此间;一连接至一节点供外部供应电压之源极;及一连接至一节点供内部供应电压之汲极。14.一种内部供应电压控制方法,于一记忆体装置中,记忆装置具有一比较控制器,供将一内部供应电压之电压与一参考电压比较;及第一及第二切换元件,分别由第一及第二控制讯号所控制,供给外部供应电压作为内部供应电压,此种内部供应电压控制方法包含下列步骤:响应记忆体装置之操作之控制讯号,将记忆体装置之第一操作所减低之内部供给电压与一参考电压比较,并响应比较之结果作动第一控制讯号,藉以控制内部供应电压;以及在记忆体装置之第一操作后,在作动第一控制讯号所必要之响应时间期间,作动第二控制讯号,藉以回复减低之内部供应电压。15.如申请专利范围第14项之方法,其中记忆体装置之操作之控制讯号为一写入启动讯号。16.如申请专利范围第14项之方法,其中第一控制讯号之响应时间期间为长于记忆体装置之操作期间。17.如申请专利范围第14项之方法,其中如果第一控制讯号予以作动,则第二控制讯号不予作动。图式简单说明:第一图为包括于一习知压降转换器之记忆体装置之示意方块图;第二图为包括于一根据本发明第一实施例之压降转换器之记忆体装置之示意方块图;第三图为波形图,供解释第二图所示压降转换器之操作;第四图为一根据本发明第一实施例之控制器之方块图;第五图为使用于第四图中所示控制器之讯号之波形图;第六图为一根据本发明第二实施例之控制器之方块图;第七图A及第七图B为使用于第六图中所示控制器之讯号之波形图;第八图为一根据本发明第三实施例之控制器之方块图;第九图A及第九图B为使用于第八图中所示控制器之讯号之波形图;以及第十图为一根据本发明之比较控制器之实例之电路图。 |
