| 主权项 |
1.一种半导体积体电路,包括:至少一位元线;至少一记忆体单元,连接至该位元线;至少一预先充电电路,连接至该位元线,用以预先充电该位元线;以及一电位转换电路,连接至该位元线,用以转换该位元线的电位;其中,该电位转换电路包括第一到第三电晶体,顺序地串联在第一和第二电位之间;该电位转换电路的输出是该第二和第三电晶体的进接点;该第一电晶体在控制电极接收模式信号,并且转换成OFF或ON是取决于是否该模式信号指出既定模式;该第二电晶体的控制电极是连接至该位元线;该第三电晶体在控制电极接收模式信号,并且转换成OFF或ON是取决于是否该模式信号指出该既定模式;该预先充电电路接收该模式信号,并只有在该模式信号指出该既定模式时,预先充电该位元线到该第二电晶体转换成OFF的电位。2.根据申请专利范围第1项所述的半导体积体电路,其中,该预先充电电路包括一第四电晶体,其具有一控制电极,用以接收该模式信号,一第一电流电极,用以接收一预先充电电位以及一第二电流电极,连接至该位元线。3.根据申请专利范围第2项所述的半导体积体电路,其中,该预先充电电路进一步包括一第五电晶体,其在该第一电流电极和该预先充电电位之间以二极体方式连接。4.根据申请专利范围第1项所述的该半导体积体电路,其中,该位元线包括第一和第二位元线;该记忆体单元包括一第一记忆体单元,连接至该第一位元线以及一第二记忆体单元,连接至该第二位元线;该第二电晶体包括一第一位元线用第二电晶体,用于该第一位元线;以及一第二位元线用第二电晶体,用于该第二位元线,该第一和第二位元线用第二电晶体平行地连接于该第一和该第三电晶体之间,该第一位元线用第二电晶体具有控制电极连接至该第一位元线,该第二位元线用第二电晶体具有控制电极连接至该第二位元线;该预先充电模式是第一和第二预先充电模式之一;该预先充电电路包括一第一预先充电电路,连接至该第一位元线以及一第二预先充电电路,连接至该第二位元线;该第一预先充电电路只有当在该第一既定模式时,预先充电该第一位元线到该第一位元线用第二电晶体转换成OFF的电位;以及该第二预先充电电路只有当在该第二既定模式时,预先充电该第一位元线到该第二位元线用第二电晶体转换成OFF的电位。5.根据申请专利范围第4项所述的半导体积体电路,其中,该第一电晶体包括:一第一位元线用第一电晶体,用于该第一位元线,该第一位元线用第一电晶体连接于该第一电位和该第一位元线用第二电晶体之间;以及一第二位元线用第一电晶体,用于该第二位元线,该第二位元线用第一电晶体连接于该第一电位和该第二位元线用第二电晶体之间;该第一位元线用第一电晶体转换成ON/OFF是取决于该模式信号是否指出该第一既定模式;以及该第二位元线用第一电晶体转换成ON/OFF是取决于该模式信号是否指出该第二既定模式。6.根据申请专利范围第5项所述的半导体积体电路,其中,该第三电晶体包括:一第一位元线用第三电晶体,用于该第一位元线,以及一第二位元线用第三电晶体,用于该第二位元线,该第一位元线和第二位元线用第三电晶体是串联连接于该第二电晶体和该第二电位之间;该第一位元线用第三电晶体转换成ON/OFF是取决于该模式信号是否指出该第一既定模式;以及该第二位元线用第三电晶体转换成ON/OFF是取决于该模式信号是否指出该第二既定模式。7.根据申请专利范围第1项所述的半导体积体电路,其中,该记忆体单元保留要输出到该位元线的资料;且进一步包括:一位元线电位保持电路,其当该模式信号指出和该既定模式不同的模式时,用以选择性地连接该位元线到该第二电晶体转换成OFF的电位,取决于该资料是否在该第二电晶体转换成OFF的电位;其中,该电位转换电路进一步包括一第六电晶体,连接于该第二和第三电晶体的连接点和该第二电位之间,当该模式信号指出和该既定模式不同的模式时,该第六电晶体是转换成ON/OFF是取决于该资料是否在该第二电晶体是转换成OFF的电位。图式简单说明:第一图系显示用于解释根据本发明的第一较佳实施例的半导体积体电路的电路图;第二图系显示根据本发明的第一较佳实例的半导体积体电路的操作的时间图;第三图系显示根据本发明的第一较佳实施例的半导体积体电路的操作的时间图;第四图系显示用于解释根据本发明的第二较佳实施例的半导体积体电路的电路图;第五图系显示根据本发明的第二较佳实例的半导体积体电路的操作的时间图;第六图系显示根据本发明的第二较佳实施例的半导体积体电路的操作的时间图;第七图系显示根据本发明的第一较佳实施例的另一半导体积体电路的电路图;第八图系显示根据本发明的第二较佳实施例的另一半导体积体电路的电路图;第九图系显示根据习知技术的半导体积体电路主要部分的电路图;第十图系显示根据习知技术的半导体积体电路的时间图;第十一图系显示根据本发明的第三较佳实施例的半导体积体电路的电路图;第十二图、第十三图系显示根据本发明的第四较多佳实施例的半导体积体电路的电路图;第十四图系显示根据本发明的第四较佳实施例的产生预先充电信号的电路的电路图;第十五图系显示根据本发明的第五较佳实施例的半导体积体电路的电路图;以及第十六图以及第十七图系显示根据本发明的第六较佳实施例的半导体积体电路的电路图。 |
