| 主权项 |
1.一种电晶体元件至少包括:一半导体层;一电场绝缘区域在该半导体层内;一闸极电极形成于部份该通道区上方且从此处绝缘;一导电性型式的第一源极/汲极区域形成在该半导体层;一导电性型式的第二源极/汲极区域形成在该半导体层,藉由一通道区域与第一源极/汲极区域分开;一轻微掺杂部份在导电性型式,以该通道区域且邻近该电场绝缘区域为边界,该轻微掺杂部份有第一掺杂浓度;该导电性型式的主要部份邻近该电场绝缘区域,且要与该通道区域分开,是藉由该轻微掺杂部份之主要部份有第二掺杂浓度,且此浓度要大于该第一掺杂浓度;及该导电性型式的深入部份形成在该层内,且要与该最表层分开,是藉由该轻微掺杂部份和该主要部份之该深入部份有第三掺杂浓度,且此浓度要大于该第二掺杂浓度。2.如申请专利范围第1项之元件,其中上述之电场绝缘区域是形成在该半导体层内,用来遮蔽该元件以及形成在该层内的其它元件。3.如申请专利范围第2项之元件,其中上述之通道区域是形成在该电场绝缘区域上方。4.如申请专利范围第1项之元件,其中上述之半导体层至少包含矽。5.如申请专利范围第2项之元件,其中上述之闸极电极至少包含多晶矽。6.如申请专利范围第1项之元件,其中上述之第一和第二源极/汲极区域至少包含n型掺杂半导体,以及该通道区域至少包含p型掺杂半导体。7.如申请专利范围第1项之元件,其中上述更进一步至少包含,一电场绝缘区域邻近该闸极电极的侧壁。8.如申请专利范围第1项之元件,其中上述之半导体层至少包含半导体底材。9.如申请专利范围第1项之元件,其中上述之深入部份形成在该轻微掺杂部份内。10.如申请专利范围第9项之元件,其中上述之深入部份配置在该主要部份下方且邻接该主要部份。11.如申请专利范围第1项之元件,其中上述之第一源极/汲极区域至少包含:一轻微掺杂部份在该导电性型式,以邻近该通道区域且以该最表层为边界,该轻微掺杂部份有第一掺杂浓度;该导电性型式的主要部份以该电场绝缘区域为边界,且与该通道区域分开,是藉由该轻微掺杂部份之主要部份有第二掺杂浓度,且此浓度要大于第一掺杂浓度;及该导电体型式的深入部份形成在该层内,且要与该最表层分开,是藉由该轻微掺杂部份和该主要部份的该深入部份有第三掺杂浓度,且此浓度要大于第二掺杂浓度。12.一种形成一电晶体元件的方法至少包括下列步骤:提供一半导体层;形成一电场绝缘区域在该半导体层;形成一闸极电极于部份该通道上方且从此处绝缘;形成一导电性型式的第一源极/汲极区域在该半导体层;及形成一导电性型式的第二源极/汲极区域在该半导体层,且藉由一通道区域来与第一源极/汲极区域分开,该第二源极/汲极区域至少包含:一轻微掺杂部份在该第一导电性型式,以该通道区域且邻近该最表层为边界,该轻微掺杂部份有第一掺杂浓度;该导电性型式的一主要部份邻近该最表层,且要与该通道区域分开,是藉由该轻微掺杂部份之该主要部份有第二掺杂浓度,且此浓度要大于该第一掺杂浓度;及该第一导电性的一深入部份形成在该层内,且要与该最表层分开,是藉由该轻微掺杂部份和该主要部份之该深入部份有第三掺杂浓度,且此浓度要大于该第二掺杂浓度。13.如申请专利范围第12项之方法,其中上述之第一源极/汲极至少包含:一轻微掺杂部份在该第一导电性型式,以该通道区域且邻近该最表层为边界,该轻微掺杂部份有第一掺杂浓度;该导电性型式的一主要部份邻近该电场绝缘区域,且要与该通道区域分开,是藉由该轻微掺杂部份之该主要部份有第二掺杂浓度,且此浓度要大于该第一掺杂浓度;及该导电体型式的一深入部份形成在该层内,且要与该顶层表面分开,是藉由该轻微掺杂部份和该主要部份之该深入部份有第三掺杂浓度,且此浓度要大于该第二掺杂浓度。14.如申请专利范围第12项之方法,其中上述之第一和第二源极/汲极区域是同时形成。15.一种形成一包含一轻微掺杂汲极的电晶体的方法至少包括:提供一半导体层;形成一电场绝缘区域在该半导体层;形成一闸极电极层于该电场绝缘区域部份上方;形成一闸极电极于部份该闸极电极层上方,且该闸极电极包括第一和第二边际;形成第一深入源极/汲极区域在该半导体层,要嵌入掺质于第一导电性型式,且排列在该闸极电极该第一边际,该第一深入源极/汲极区域与该最表层分开;形成第一侧壁绝缘区域是以该闸极电极的该第一边际为边界,且第二侧壁绝缘区域是以该闸极电极的该第二边际为邻接;及形成第一主要源极/汲极区域在该半导体层,邻近该最上层而且排列在该第一侧壁绝缘区域,形成第二主要源极/汲极区域在该半导体层,邻近该最上层而且排列在该第二侧壁绝缘区域,形成第一主要源极/汲极区域在该半导体层,邻近该最上层而且排列在该第一侧壁绝缘区域,该第一和第之主要源极/汲极区域是掺入掺质在该第一导电性型式。16.如申请专利范围第15项之方法,其中上述更进一步至少包含,形成一罩幕层于该最表层,且边界在该闸极电极的第二边际,该闸极电极要事先完成该第一深入源极/汲极区域步骤。17.如申请专利范围第16项之方法,其中上述更进一步至少包含下列部份:形成一罩幕于该第一深入源极/汲极区域上的该电场绝缘区域上方;及形成一轻微掺杂区域在该半导体层且排列在该第二边际。18.如申请专利范围第17项之方法,其中上述之形成一轻微掺杂区域的部份,要事先完成该嵌入第一深入源极/汲极区域步骤。19.如申请专利范围第15项之方法,其中上述之形成该嵌入第一深入源极/汲极区域的部份,更进一步至少包含,嵌入第二深入源极/汲极区域在该半导体层,且排列在该闸极电极的该第二边际。20.如申请专利范围第15项之方法,其中上述之形成闸极介电材料的部份至少包含,形成一氧化层的步骤。21.如申请专利范围第15项之方法,其中上述之形成闸极电极的部份至少包含,沉积一多晶矽闸极电极的步骤。22.如申请专利范围第15项之方法,其中上述之掺质是由包括砷、磷、硼一族中来选择。23.如申请专利范围第15项之方法,其中上述更进一步至少包含,形成一绝缘结构邻近于该电晶体来隔离该电晶体与形成在该半导体层的其他元件。24.如申请专利范围第23项之方法,其中上述之形成一绝缘结构的部份至少包含,形成一电场绝缘区域。25.如申请专利范围24项之方法,其中上述更进一步骤至少包含,形成一通道阻绝区域在该电场绝缘区域上方。26.如申请专利范围第15项之方法,其中上述更进一步骤至少包含,藉由嵌入掺质形成一深入源极/汲极步骤之后,再嵌入第二掺杂,来调整一掺入侧面的退化程度,且该第二掺杂要与该掺质相反导电性型式。27.一种形成一电晶体元件的方法至少包括下列步骤:提供一半导体层;形成一电场绝缘区域在该半导体层;形成一闸极介电材料层于部份该电场绝缘区域上方;形成一深入部份第一源极/汲极区域在该半导体层,且与该最表层隔开,该深入部份掺入一导电性型式掺质,且该深入部份有第一掺杂浓度;形成一轻微掺杂部份于该第一源极/汲极区域的该半导体层,邻近一部份该电场绝源区域,且邻接该通道区域,该轻微掺杂部份掺入掺质在该导电性型式,且有第二掺杂浓度该浓度大于第一掺杂浓度;形成一主要部份在该半导体层内的该第一源极/汲极区域,该主要部份邻近该最表层,且邻接该轻微掺杂部份,该主要部份配置在该深入部份上方,该主要部份被掺入掺质在该导电性型式,且有第三掺杂浓度该浓度大于第一和第二掺杂浓度;形成第二源极/汲极区域在该半导体层,且藉由一通道区域与该第一源极/汲极区域的该轻微掺杂部份隔开,该第二源极/汲极区域掺入掺质在该导电性型式;及形成一闸极电极于部份该通道区域上方且从此处绝缘。28.如申请专利范围第27项之方法,其中上述之深入和该轻微掺杂部份是同时形成。29.如申请专利范围第28项之方法,其中上述之嵌入掺杂在该导电性形式,可同时形成该深入和该轻微掺杂部份。30.如申请专利范围第29项之方法,其中上述之形成第二源极/汲极区域步骤至少包含下列部份:形成一轻微掺杂部份在该第二源极/汲极区域,以该通道为边界;及形成一主要部份在该第二源极/汲极区域,以该第二源极/汲极区域的该轻微掺杂部份为边界。31.如申请专利范围第30项之方法,其中上述之第一源极/汲极区域的该主要部份和该第二源极/汲极区域的该主要部份是在相同时间内形成。32.如申请专利范围第31项之方法,其中上述之形成第二源极/汲极区域,更进一步至少包含,形成该第二源极/汲极区域的一深入部份于半导体层,且与该电场绝缘区域分隔开,是藉由该轻微掺杂部份和该深入部份。图式简单说明:第一图是一典型CMOS源极/汲极的剖面结构图形。第二图A至第二图G是说明,该发明实施例结合过程的剖面结构图形。 |
