焊引线形式晶片封装构造及其制造方法

摘要

一种焊引线形式晶片封装构造，其包含一多层基板用以承载以及电性连接一半导体晶片。该多层基板具有一槽缝。该多层基板包含一夹层电路板具有预浸渍体设于其表面，复数条引线设于该夹层电路板上表面之预浸渍体上，以及复数个锡球焊垫设于该夹层电路板下表面之预浸渍体上，用以与外界电性连接。该多层基板上之引线系电性连接至设于该半导体晶片之复数个晶片焊垫。一封胶体形成于该多层基板上半导体晶片周边以及该多层基板之槽缝内。该多层基板内可设置电源面(或接地面)，藉此增进该焊引线形式晶片封装构造之电性效能。并且该多层基板可提供封装「高"I/O"连接晶片」所需之布线密度(wiring density)。本发明另提供用于形成焊引线形式晶片封装构造之多层基板之制造方法。

主权项

1.一种制造用于形成焊引线形式晶片封装构造之多层基板之方法,其包含下列步骤:提供一夹层电路板,其已形成导电电路,该夹层电路板具有一介电层设于其表面,以及一槽缝;提供一第一铜箔,其一表面涂布有一抗蚀刻层;层压该第一铜箔以及一第二铜箔于该夹层电路板之两面,使得该第一铜箔之抗蚀刻层涂布面系与该夹层电路板上之介电层接触;选择性蚀刻层压于该夹层电路板上之铜箔,以便在预先设定位置形成细孔;施以雷射光束于裸露于该铜箔细孔内之夹层电路板上的介电层,以便形成介层洞并且裸露出该夹层电路板之导电电路之部分;形成复数个通孔;镀上一金属层以电性连接铜箔以及夹层电路板之导电电路;选择性蚀刻该第一铜箔以及其上之金属镀层以形成复数条用以电性连接至一半导体晶片之引线其中该每一条引线至少有一部分横跨于该夹层电路板之槽缝,以及选择性蚀刻该第二铜箔以及其上之金属镀层以形成一预先设定之线路布局并且裸露出该夹层电路板之槽缝;去除该第一铜箔上裸露于该夹层电路板槽缝中之抗蚀刻层;形成一焊锡遮蔽于该多层基板上之布线表面,使得该引线上用以电性连接至一半导体晶片之区域以及用以电性连接至外部之锡球焊垫系裸露于该焊锡遮蔽;以及形成一金属覆盖层于锡球焊垫以及引线之裸露部分。2.依申请专利范围第1项之制造用于形成焊引线形式晶片封装构造之多层基板之方法,其中该夹层电路板另包含一接地面用以提供接地电位。3.依申请专利范围第1项之制造用于形成焊引线形式晶片封装构造之多层基板之方法,其中该夹层电路板另包含一电源面用以提供电压源。4.依申请专利范围第1项之制造用于形成焊引线形式晶片封装构造之多层基板之方法,其中该夹层电路板系以玻璃纤维强化BT(bismaleimide-triazine)树脂形成。5.依申请专利范围第1项之制造用于形成焊引线形式晶片封装构造之多层基板之方法,其中该夹层电路板系以FR-4玻璃纤维强化环氧树脂形成。6.依申请专利范围第1项之制造用于形成焊引线形式晶片封装构造之多层基板之方法,其中该夹层电路板系以陶瓷材料形成。7.依申请专利范围第1项之制造用于形成焊引线形式晶片封装构造之多层基板之方法,其中该金属覆盖层系包含一层镍覆盖于锡球焊垫与引线之裸露部分,以及一层金或钯覆盖于该镍层。8.一种制造用于形成焊引线形式晶片封装构造之多层基板之方法,其包含下列步骤:提供一夹层电路板,其已形成导电电路,该夹层电路板具有一槽缝;提供一第一铜箔,其一表面涂布有一抗蚀刻层;将该第一铜箔以及一第二铜箔藉由复数个预浸渍体(prepreg)层压于该夹层电路板之两面,使得该第一铜箔之抗蚀刻层涂布面系与该夹层电路板上之预浸渍体接触,其中该每一预浸渍体具有一槽缝对应于该夹层电路板之槽缝;选择性蚀刻层压于该夹层电路板上之铜箔,以便在预先设定位置形成细孔;施以雷射光束于裸露于该铜箔细孔内之夹层电路板上的预浸渍体,以便形成介层洞并且裸露出该夹层电路板之导电电路之部分;形成复数个通孔;镀上一金属层以电性连接铜箔以及夹层电路板之导电电路;选择性蚀刻该第一铜箔以及其上之金属镀层以形成复数条用以电性连接至一半导体晶片之引线其中该每一条引线至少有一部分横跨于该夹层电路板之槽缝,以及选择性蚀刻该第二铜箔以及其上之金属镀层以形成一预先设定之线路布局并且裸露出该夹层电路板之槽缝;去除该第一铜箔上裸露于该夹层电路板槽缝中之抗蚀刻层;形成一焊锡遮蔽于该多层基板上之布线表面,使得该引线上用以电性连接至一半导体晶片之区域以及用以电性连接至外部之锡球焊垫系裸露于该焊锡遮蔽;以及形成一金属覆盖层于锡球焊垫以及引线之裸露部分。9.依申请专利范围第8项之制造用于形成焊引线形式晶片封装构造之多层基板之方法,其中该夹层电路板另包含一接地面用以提供接地电位。10.依申请专利范围第8项之制造用于形成焊引线形式晶片封装构造之多层基板之方法,其中该夹层电路板另包含一电源面用以提供电压源。11.依申请专利范围第8项之制造用于形成焊引线形式晶片封装构造之多层基板之方法,其中该夹层电路板系以玻璃纤维强化BT(bismaleimide-triazine)树脂形成。12.依申请专利范围第8项之制造用于形成焊引线形式晶片封装构造之多层基板之方法,其中该夹层电路板系以FR-4玻璃纤维强化环氧树脂形成。13.依申请专利范围第8项之制造用于形成焊引线形式晶片封装构造之多层基板之方法,其中该夹层电路板系以陶瓷材料形成。14.依申请专利范围第8项之制造用于形成焊引线形式晶片封装构造之多层基板之方法,其中该金属覆盖层系包含一层镍覆盖于锡球焊垫与引线之裸露部分,以及一层金或钯覆盖于该镍层。15.一种用于形成焊引线形式晶片封装构造之多层基板,其中该多层基板系包含:一夹层电路板,其具有一上表面以及一下表面,其已形成导电电路,该夹层电路板具有一介电层设于其表面,以及一槽缝;复数条引线,设于该夹层电路板上表面之介电层上,其中该复数条引线系用以电性连接至一半导体晶片并且该每一条引线至少有一部分横跨于该夹层电路板之槽缝;复数个锡球焊垫,设于该夹层电路板下表面之介电层上,该复数个锡球焊垫系用以电性连接至外部,其中该复数个锡球焊垫系电性连接至相对应之引线;一焊锡遮蔽,设于该多层基板之表面,其中该引线上用以电性连接至一半导体晶片之区域以及该复数个锡球焊垫系裸露于该焊锡遮蔽;以及一金属覆盖层,设于锡球焊垫以及引线之裸露部分。16.依申请专利范围第15项之多层基板,其中该夹层电路板上之介电层系以预浸渍体(prepreg)形成。17.依申请专利范围第15项之多层基板,其中该夹层电路板另包含一接地面用以提供接地电位。18.依申请专利范围第15项之多层基板,其中该夹层电路板另包含一电源面用以提供电压源。19.依申请专利范围第15项之多层基板,其中该夹层电路板系以玻璃纤维强化BT(bismaleimide-triazine)树脂形成。20.依申请专利范围第15项之多层基板,其中该夹层电路板系以FR-4玻璃纤维强化环氧树脂形成。21.依申请专利范围第15项之多层基板,其中该夹层电路板系以陶瓷材料形成。22.依申请专利范围第15项之多层基板,其中该金属覆盖层系包含一层镍覆盖于锡球焊垫与引线之裸露部分,以及一层金或钯覆盖于该镍层。23.一种焊引线形式晶片封装构造,其系包含:一多层基板,其具有一槽缝,该多层基板包含一夹层电路板具有一上表面以及一下表面并且已形成镀通孔以及导电电路,一介电层设于该夹层电路板之表面,复数条引线设于该夹层电路板上表面之介电层上,以及复数个锡球焊垫设于该夹层电路板下表面之介电层上,其中该复数个锡球焊垫系电性连接至相对应之引线;一半导体晶片设于该多层基板,该半导体晶片具有复数个晶片锡球焊垫电性连接至该多层基板上相对应之引线;及一封胶体形成于该多层基板上半导体晶片周边以及该多层基板之槽缝内。24.依申请专利范围第23项之焊引线形式晶片封装构造,其中该夹层电路板上之介电层系以预浸渍体(prepreg)形成。25.依申请专利范围第23项之焊引线形式晶片封装构造,其中该多层基板另包含一接地面用以提供接地电位。26.依申请专利范围第23项之焊引线形式晶片封装构造,其中该多层基板另包含一电源面用以提供电压源。27.依申请专利范围第23项之焊引线形式晶片封装构造,其另包含复数个锡球设于该多层基板之复数个锡球焊垫。28.依申请专利范围第23项之焊引线形式晶片封装构造,其另包含一焊锡遮蔽设于该多层基板之表面,以及一金属覆盖层设于锡球焊垫以及引线之裸露部分,其中该引线上用以电性连接该半导体晶片之区域以及该复数个锡球焊垫系裸露于该焊锡遮蔽。29.依申请专利范围第28项之焊引线形式晶片封装构造,其中该金属覆盖层系包含一层镍覆盖于锡球焊垫与引线之裸露部分,以及一层金或钯覆盖于该镍层。30.依申请专利范围第23项之焊引线形式晶片封装构造,其中该夹层电路板系以玻璃纤维强化BT(bismaleimide-triazine)树脂形成。31.依申请专利范围第23项之焊引线形式晶片封装构造,其中该夹层电路板系以FR-4玻璃纤维强化环氧树脂形成。32.依申请专利范围第23项之焊引线形式晶片封装构造,其中该夹层电路板系以陶瓷材料形成。图式简单说明:第一图:习用之焊引线形式晶片封装构造之剖面图;第二图至第八图:其系用以说明一种根据本发明第一较佳实施例之制造该用于形成焊引线形式晶片封装构造之多层基板之方法;第九图:根据本发明第一较佳实施例之焊引线形式晶片封装构造之部分剖面图;第十图至第十六图:其系用以说明一种根据本发明第二较佳实施例之制造该用于形成焊引线形式晶片封装构造之多层基板之方法;及第十七图:根据本发明第二较佳实施例之焊引线形式晶片封装构造之部分剖面图。