| 主权项 |
1.一种拟动态快闪记忆体结构,包括:一漏电源电晶体;一主位元线;一次位元线;一选择电晶体,以及复数个快闪记忆体;其中该主位元线经由该选择电晶体与该次位元线连接,各该些快闪记忆体之所属之汲极与该次位元线耦接,该漏电源电晶体所属之汲极耦接该次位元线。2.如申请专利范围第1项所述之结构,其中各该些漏电源电晶体用以做为一电流源。3.如申请专利范围第1项所述之结构,各该些漏电源电晶体系一PMOS电晶体。4.如申请专利范围第2项所述之结构,各该些漏电源电晶体之电流源所提供的电流极小。5.一种拟动态快闪记忆体阵列结构,包括:复数条主位元线;复数条字元线;以及复数个快闪记忆胞单元,各该些快闪记忆胞单元,更包括:一漏电源电晶体,一次位元线,一选择电晶体,以及复数个快闪记忆电晶体,其中相应于各该些快闪记忆胞单元之各该些主位元线经由该选择电晶体与该次位元线连接,各该些快闪记忆体之汲极与该次位元线耦接,该漏电源电晶体之汲极耦接该次位元线;其中各该些快闪记忆胞单元排成一行/列阵列,每一行之各该些快闪记忆胞单元系由相对应各该些主位元线耦接而成;每一列之各该些快闪记忆胞单元系由相对应之各该些字位元线耦接而成。6.如申请专利范围第5项所述之结构,其中该漏电源电晶体用以做为一电流源。7.如申请专利范围第5项所述之结构,其中该漏电源电晶体系一PMOS电晶体。8.如申请专利范围第5项所述之结构,其中该漏电源电晶体之电流源所提供的电流极小。9.一种拟动态快闪记忆体操作方法,适用于快闪记忆体,该快闪记忆体包括一主位元线、一第一次位元线与一第二次位元线、一字元线、一选择电晶体、一漏源极电晶体、以及复数个第一与第二快闪记忆体电晶体构成;该拟动态快闪记忆体操作方法如下:施一第一电压于该主位元线上;使该选择电晶体导通,则该次位元线上之电压便与该主位元线上之该第一电压相等,并藉由该漏源极电晶体维持次位元线之该第一电压;以及持续于该字元线施一第二电压,得以将各该些快闪记忆体电晶体编码。10.如申请专利范围第9项所述之方法,其中于该第一电压与该第二电压相异。11.如申请专利范围第9项所述之方法,其中于该主位元线施一高准位电压,则因做为电流源之该漏源极电晶体具有长放电时间,汲极电压可维持该高准位电压一段时间做编码动作。12.如申请专利范围第9项所述之方法,其中于该主位元线系施一低准位电压,则因做为电流源之该漏源极电晶体具有长充电时间,汲极电压可维持该低电位一段时间,藉以抑止编码。13.一种多重页编码模式,适用于复数页快闪记忆体胞,各该些页快闪记忆体胞分别包含一页闩记,一主位元线,一次位元线,并且依序编码各该些页快闪记忆体胞;该多重页编码模式包括:从一外部装置将复数页数据的其中一页数据输入并转移至与该页数据相对应的该快闪记忆体胞之该页闩记中;将该页闩记的数据转移至该些快闪记忆胞所属之该次位元线,并编码该页数据;在开始编码该页数据的同时,将该页数据之一下一页数据转移至与该下一页数据相对应的该快闪记忆体胞之该页闩记中,并编码该下一页;判断该页数据是否为最后一页,若非最后一页编码则于一页位址指标增加1,继续编码动作;以及若是最后一页,则结束该多重页数编码模式。14.如申请专利范围第13项所述之方法,其中该页闩记系一漏电源电晶体。图式简单说明:第一图A绘示图习知之快闪记忆体阵列结构;第一图B绘示图习知之循序页编码模式示意图;第二图A绘示本发明之拟动态快闪记忆体结构之基本单元结构图;第二图B绘示一电路图,用以说明做为电流源之电晶体在编码时之动作;第二图C到第二图D分别绘示在编码时临限电压与次位元线电压与编码时间之关系图;第二图E绘示一电路图,用以说明做为电流源之电晶体在抑止编码时之动作;第二图F到第二图H分别绘示在抑止编码时,控制闸电压、临限电压与次位元线电压与编码时间之关系图;第三图A绘示依照本发明之拟动态快闪记忆体结构之实施例之示意图;第三图B绘示依照本发明之拟动态快闪记忆体结构之实施例之时脉讯号图;第四图绘示依照本发明之一实施例之多重页编码模式操作流程方块图;以及第五图绘示依照本发明之一实施例之多重页编码模式操作示意图。 |
