| 主权项 |
1.一种降低讯号偏差之方法,包括下列步骤:提供一讯号、一触发时间、一第一元件与一第二元件;该第一元件与该第二元件依序接收该讯号;分别将该第一元件与该第二元件之触发电压调整至对应该触发时间之一第一讯号电压准位与一第二讯号电压准位;以及于该触发时间时,该第一元件与该第二元件会同时触发。2.如申请专利范围第1项所述之降低讯号偏差之方法,其中该第一讯号电压准位大于该第二讯号电压准位。3.如申请专利范围第1项所述之降低讯号偏差之方法,其中该第一元件与该第二元件分别具有一反相器,用以接收该讯号,且该反相器包括由一NMOS电晶体与一PMOS电晶体所组成。4.如申请专利范围第3项所述之降低讯号偏差之方法,其中调整该第一元件与该第二元件之触发电压的方法,包括调整该反相器之该NMOS电晶体与该PMOS电晶体的临界电压。5.如申请专利范围第3项所述之降低讯号偏差之方法,其中调整该第一元件与该第二元件之触发电压的方法,包括调整该反相器之该NMOS电晶体与该PMOS电晶体的电流增益。6.一种降低讯号偏差之方法,包括下列步骤:提供一讯号、一触发时间与复数个元件;每一该元件依序接收该讯号;分别将每一该元件之触发电压调整至对应该触发时间之一讯号电压准位;以及于该触发时间时,该些元件会同时触发。7.如申请专利范围第6项所述之降低讯号偏差之方法,其中每一该元件之该讯号电压准位依序愈来愈小。8.如申请专利范围第6项所述之降低讯号偏差之方法,其中每一该元件具有一反相器,用以接收该讯号,且该反相器包括由一NMOS电晶体与一PMOS电晶体所组成。9.如申请专利范围第8项所述之降低讯号偏差之方法,其中调整每一该元件之触发电压的方法,包括调整该反相器之该NMOS电晶体与该PMOS电晶体的临界电压。10.如申请专利范围第8项所述之降低讯号偏差之方法,其中调整每一该元件之触发电压的方法,包括调整该反相器之该NMOS电晶体与该PMOS电晶体的电流增益。图式简单说明:第一图绘示的是习知一种记忆体电路的电路图;以及第二图绘示的是触发电压对时间的关系曲线图。 |
