发明名称 FEMFET元件及其制造方法
摘要 本发明系关于一种FEMFET元件,其包括:一个半导体基板(10);至少一个设置在半导体基板(10)中之场效电晶体(S,D,K,GS),其具有一个源极区(S),汲极区(D),通道区(K)和闸极堆叠(GS);闸极堆叠(GS)至少具有一种铁电层(FE);其特征为:闸极堆叠(GS)具有至少一层薄的扩散位障层(50),其是配置在最下方之铁电层(FE)和半导体基板(10)之间且其构成方式须使其可防止各成份由铁电层(FE)往外扩散至半导体基板(10)中。
申请公布号 TW434905 申请公布日期 2001.05.16
申请号 TW088121552 申请日期 1999.12.09
申请人 印芬龙科技股份有限公司 发明人 堤尔屈罗什;汤玛斯彼得哈尼德
分类号 H01L29/772;G11C11/22 主分类号 H01L29/772
代理机构 代理人 何金涂 台北巿大安区敦化南路二段七十七号八楼
主权项 1.一种FEMFET元件,其包括: -一个半导体基板(10); -至少一个设置在半导体基板(10)中之场效电晶体(S , D, K, GS),其具有一个源极区(S),汲极区(D),通道区(K )和闸极堆叠(GS); -闸极堆叠(GS)至少具有一种铁电层(FE);其特征为: 闸极堆叠(GS)具有至少一层薄的扩散位障层(50),其 是配置在最下方之铁电层(FE)和半导体基板(10)之 间且其构成方式须使其可防止各成份由铁电层(FE) 往外扩散至半导体基板(10)中。2.如申请专利范围 第1项之FEMFET元件,其中扩散位障层(50)具有一种氮 化矽层。3.如申请专利范围第2项之FEMFET元件,其中 氮化矽层直接设置在半导体基板(10)上。4.如申请 专利范围第1,2或3项之FEMFET元件,其中在闸极堆叠( GS)中在铁电层(FE)和半导体基板(10)之间设置至少 一层介电缓冲层(60)。5.如申请专利范围第4项之 FEMFET元件,其中介电缓冲层(60)直接配置在半导体 基板(10)上。6.一种如申请专利范围第2项所述之 FEMFET元件之制造方法,其特征为:位于半导体基板( 10)上之自然氧化物以蚀刻程序来去除且随后以同 次(in situ)之方式沈积氮化矽层,此时半导体基板(10 )不会受到氧化用之大气所影响。7.一种FEMFET元件 之制造方法,此种FEMFET元件系指申请专利范围第1 至第5项中任一项所述者,本方法之特征:扩散位障 层(50)是以数个奈米( 10-9m)范围中之厚度来制成。图式简单说明: 第一图依据本发明第一实施例之FEMFET元件之图解 。 第二图依据本发明第二实施例之FEMFET元件之图解 。
地址 德国