| 摘要 |
<p>본 발명은 반도체 장치의 제조방법에 관한 것으로서, 반도체 기판상에 제 1 절연층 및 제 2 절연층을 형성하는 공정과, 상기 제 1 절연층 및 상기 제 2 절연층내의 제 1 콘택홀을 형성하는 공정과, 상기 콘택홀내에 도핑된 제 1 다결정 실리콘층의 플러그를 형성하는 공정과, 상기 기판위에 복수층의 실리콘산화막을 형성하는 공정과, 상기 복수층의 실리콘산화막내에 복수개의 움푹 들어간 (Dint)형의 제 2 콘택홀을 형성하는 공정과, 상기 제 2 콘택홀의 측면 및 저면에 도핑된 제 2 다결정 실리콘층을 형성하는 공정과, 상기 복수층의 실리콘산화막을 제거하여 상기 제 2 다결정 실리콘층으로 외주(Outer Surface)에 움푹 들어간 (Dint)형의 노드 커패시터를 형성하는 공정을 구비한다. 따라서, 본 발명은 HSG(Hemispherical Silicon Grain)공정을 사용하지 않음으로써 공정 단순화로 생산 원가가 절감되며, 설계 룰의 측면에서 노드(Node)사이의 간격(Spacing)을 더 줄일 수 있는 잇점이 있다.</p> |
