| 摘要 |
<p>여기에 개시되는 본 발명의 반도체 메모리 장치는 쓰기 인터럽트 검출기, 프리차지 신호 발생기 및 프리차지 회로를 포함한다. 상기 쓰기 인터럽트 검출기는 노멀 모드시 쓰기 인터럽트를 알리는 정보가 외부로부터 인가되었는 지의 여부를 검출하여 쓰기 인터럽트 검출 신호를 발생하고, 상기 프리차지 신호 발생기는 상기 노멀 모드시 상기 쓰기 인터럽트 검출 신호에 응답해서 제 1 및 제 2 프리차지 신호들을 발생한다. 마지막으로, 상기 프리차지 회로는 상기 쓰기 인터럽트시 노멀 모드의 읽기/쓰기 이전에 상기 제 1 및 제 2 프리차지 신호들에 응답해서 메모리 셀들의 어레이 양측에 배열된 제 1 및 제 2 입출력 라인 쌍들을 프리차지한다. 이러한 구성에 따르면, 노멀 모드시 반도체 메모리 장치의 쓰기 시간 및 어드레스 액세스 시간이 단축될 수 있으며, 그 결과 고속 반도체 메모리 장치의 구현이 용이하다.</p> |
