发明名称 SALICIDE FORMING METHOD OF SEMICONDUCTOR DEVICES
摘要 <p>측벽 스페이서 형성을 위한 플라즈마 식각시 F기 불순물이 게이트 폴리로 침투되는 것을 방지하기 위하여, 소자 분리 영역이 정의된 실리콘웨이퍼의 소자 영역에 게이트 폴리를 형성하고, 실리콘웨이퍼를 1단계 빠른 열처리하여 게이트 폴리 표면 및 드러난 실리콘웨이퍼 표면에 폴리 산화막을 형성한 후, 동일 장비내에서 NO, NO, NH가스 분위기의 2단계 빠른 열처리하여 폴리 산화막의 표면에 질화막을 형성한다. 그리고, 질화막 상부에 캡 산화막을 형성하고, 그 상부에 절연막을 증착하고 이방성 식각하여 상기 게이트 폴리 측벽에 측벽 스페이서를 형성한다. 이후, 게이트 폴리 및 실리콘웨이퍼 상부의 캡 산화막과 질화막, 산화막을 제거하고, 실리콘웨이퍼 전면에 실리사이드 형성을 위한 금속 박막을 증착하고 빠른 열처리하여 게이트 폴리 및 실리콘웨이퍼 표면에 샐리사이드를 형성한다. 이와 같이 게이트 폴리 패터닝 이후, 폴리 산화막을 산화막과 질화막의 산질화막으로 형성함으로써 측벽 스페이서 형성시 F기 불순물이 폴리 산화막으로 침투되는 것을 방지하여 초집적 반도체 소자에 이용 가능한 저저항의 샐리사이드를 형성한다.</p>
申请公布号 KR100291277(B1) 申请公布日期 2001.05.15
申请号 KR19990016829 申请日期 1999.05.11
申请人 null, null 发明人 김서원
分类号 H01L21/334 主分类号 H01L21/334
代理机构 代理人
主权项
地址