缓冲器电路

摘要

提供了一种能够抑制电源电压或地电位波动或偏差的缓冲器电路,包括具有CMOS结构的第一和第二反相器电路,以及均衡电路。第一和第二反相器电路各由控制信号激活时,均衡电路处于高阻抗状态,第一和第二反相器电路分别产生第一和第二输出信号。反之均衡电路处于低阻抗状态,第一和第二反相器电路的输出端通过均衡电路彼此相连,使第一和第二反相器电路的第一和第二输出信号大致处于第一和第二逻辑状态中间的状态。

主权项

权利要求书1．一种缓冲器电路，包括：(a)第一反相器电路，其包括具有第一导通类型沟道的第一MOSFET和具有第二导通类型沟道的第二MOSFET，第二导通类型与第一导通类型相反；所述第一MOSFET的栅极和所述第二MOSFET的栅极连在一起，形成所述第一反相器电路的输入端；第一逻辑状态的第一输入信号加到所述第一反相器电路的输入端；所述第一MOSFET沟道的一端和所述第二MOSFET沟道的一端连在一起，形成所述第一反相器电路的输出端；(b)第二反相器电路，其包括具有第一导通类型沟道的第三MOSFET和具有第二导通类型沟道的第四MOSFET；所述第三MOSFET的栅极和所述第四MOSFET的栅极连在一起，形成所述第二反相器电路的输入端；将与第一逻辑状态相反的第二逻辑状态的所述第二输入信号加到所述第二反相器电路的输入端；所述第三MOSFET的沟道的一端和所述第四MOSFET的沟道的一端连在一起，形成所述第二反相器电路的输出端；(c)均衡电路，用于对所述第一反相器电路的第一输出信号和所述第二反相器电路的第二输出信号相互均衡，该均衡电路包括：具有第一导通类型沟道的第五MOSFET和具有第二导通类型沟道的第六MOSFET；所述第五MOSFET的沟道的一端和所述第六MOSFET的沟道的一端连在一起，连接到所述第一反相器电路的输出端；所述第五MOSFET的沟道的另一端和所述第六MOSFET的沟道的另一端连在一起，连接到所述第二反相器电路的输出端；所述第五MOSFET的栅极和所述第六MOSFET的栅极分别施加有相反逻辑电平的控制信号，从而将所述均衡电路设置为高阻抗状态1或低阻抗状态；(d)第一开关电路，用于将所述第一MOSFET的沟道的另一端与第一电源线连接，或将其与第一电源线断开；所述第一开关电路包括具有第一导通类型沟道的第七MOSFET；所述第七MOSFET沟道的一端与所述第一MOSFET的沟道另一端连在一起；所述第一开关电路由施加到所述第七MOSFET栅极上的控制信号切换；(e)第二开关电路，用于将所述第二MOSFET沟道的另一端与第二电源线连接，或将其与第二电源线断开；所述第二开关电路包括具有第二导通类型沟道的第八MOSFET；所述第八MOSFET沟道的一端与所述第二MOSFET的沟道另一端连在一起；所述第二开关电路由施加到所述第八MOSFET栅极上的控制信号切换；(f)第三开关电路，用于将所述第三MOSFET沟道的另一端与所述第一电源线连接，或将其与所述第一电源线断开；所述第三开关电路包括具有第一导通类型沟道的第九MOSFET；所述第九MOSFET沟道的一端与所述第三MOSFET的沟道另一端连在一起；所述第三开关电路由施加到所述第九MOSFET栅极上的控制信号切换；(g)第四开关电路，用于将所述第四MOSFET沟道的另一端与所述第二电源线连接，或将其与所述第二电源线断开；所述第四开关电路包括具有第二导通类型沟道的第十MOSFET；所述第十MOSFET沟道的一端与所述第四MOSFET的沟道另一端连在一起；所述第四开关电路由施加到所述第十MOSFET栅极上的控制信号切换；(h)当所述第一开关电路将所述第一MOSFET沟道的另一端与2所述第一电源线连接、所述第二开关电路将所述第二MOSFET沟道的另一端与所述第二电源线连接、所述第三开关电路将所述第三MOSFET沟道的另一端与所述第一电源线连接、并且所述第四开关电路将所述第四MOSFET沟道的另一端与第二电源线连接时，所述均衡电路被设为高阻抗状态；所述第一反相器电路在其输出端产生第二逻辑状态的所述第一输出信号，所述第二反相器电路在其输出端产生第一逻辑状态的所述第二输出信号；以及(i)当所述第一开关电路将所述第一MOSFET沟道的另一端与所述第一电源线断开、所述第二开关电路将所述第二MOSFET沟道的另一端与所述第二电源线断开、所述第三开关电路将所述第三MOSFET沟道的另一端与所述第一电源线断开、并且所述第四开关电路将所述第四MOSFET沟道的另一端与所述第二电源线断开时，所述均衡电路被设为低阻抗状态；所述第一和第二反相器电路通过所述均衡电路互相连接，从而使所述第一和第二反相器电路的第一和第二输出信号基本上处于第一和第二逻辑状态中间的状态。3