发明名称 于一半导体晶片表面形成焊垫的方法
摘要 本发明系提供一种于一半导体晶片表面形成焊垫(bonding pad)的方法,其可以防止该半导体晶片进行封装(packaging)制程之内连结(interconnection)时,发生焊垫剥离的情形。该方法是先于该半导体晶片表面之一预定区域内,形成一由二氧化矽所构成之第一介电层,然后于该半导体晶片表面之该预定区域外形成一由氟矽玻璃所构成之第二介电层,最后再于该第一介电层之上形成该焊垫,用来提供该半导体晶片内之积体电路对外的电连结。其中该第一介电层之介电常数与硬度均大于该第二介电层,以使该焊垫得以稳固地键结于该半导体晶片表面。
申请公布号 TW432552 申请公布日期 2001.05.01
申请号 TW088101754 申请日期 1999.02.05
申请人 联华电子股份有限公司 发明人 刘洪民;黄益民
分类号 H01L21/60 主分类号 H01L21/60
代理机构 代理人 许锺迪 台北县永和市福和路三八九号五楼
主权项 1.一种于一半导体晶片表面形成一焊垫(bonding pad)的方法,该焊垫系用来提供该半导体晶片内之积体电路(inte-grated circuits)对外的电连结,该方法包含有:于该半导体晶片表面之一预定区域内形成一第一介电层;于该半导体晶片表面之该预定区域外形成一第二介电层,该第一介电层之硬度系大于该第二介电层;于该第一介电层之上形成该焊垫。2.如申请专利范围第1项之方法,其中该第一介电层之形成方法如下:于该半导体晶片表面上以一第一介电材料形成一均匀之介电层;以及利用微影(photolithography)及蚀刻(etching)制程去除该预定区域外之第一介电材料以形成该第一介电层。3.如申请专利范围第1项之方法,其中该第二介电层之形成方法如下:于该半导体晶片表面上以一第二介电材料形成一均匀之介电层;以及去除该预定区域内位于该第一介电层表面之第二介电材料以使该第二介电层形成于该第一介电层之外。4.如申请专利范围第3项之方法,其中该预定区域内位于该第一介电层表面之第二介电材料系以化学机械研磨法(chemical mechanical polish)将其去除。5.如申请专利范围第1项之方法,其中该第一介电层之介电常数系大于该第二介电层之介电常数。6.如申请专利范围第1项之方法,其中该第一介电层由二氧化矽(silicon dioxide, SiO2)所构成,而该第二介电层系为氟矽玻璃(FSG, fluoride silicate glass)。7.如申请专利范围第1项之方法,其中该焊垫系为一由铝、铜或铝合金材料所构成之金属层。8.如申请专利范围第7项之方法,其中该铝合金系为一铝铜之二元合金,且铝的重量百分比占铝铜合金的百分之九十五以上。9.如申请专利范围第1项之方法,其中该焊垫包含有一钛(titanium, Ti)之黏着层(glue layer)于其底部,一铝合金层设于该黏着层之上,以及一氮化钛(titanium nitride, TiN)之抗反射层(anti-reflectionlayer)设于该铝合金层之表面。10.一种半导体晶片,其包含有:一第一介电层,设于该半导体晶片表面之一预定区域内;一第二介电层,设于该半导体晶片表面之该预定区域外,该第一介电层之硬度系大于该第二介电层;一焊垫,设于该第一介电层之上,其中该焊垫系用来提供该半导体晶片内之积体电路对外的电连结。11.如申请专利范围第10项之半导体晶片,其中该第一介电层之形成方法如下:于该半导体晶片表面上以一第一介电材料形成一均匀之介电层;以及利用微影及蚀刻制程去除该预定区域外之第一介电材料以形成该第一介电层。12.如申请专利范围第10项之半导体晶片,其中该第二介电层之形成方法如下:于该半导体晶片表面上以一第二介电材料形成一均匀之介电层;以及去除该预定区域内位于该第一介电层表面之第二介电材料以使该第二介电层形成于该第一介电层之外。13.如申请专利范围第12项之半导体晶片,其中该预定区域内位于该第一介电层表面之第二介电材料系以化学机械研磨法将其去除。14.如申请专利范围第10项之半导体晶片,其中该第一介电层之介电常数系大于该第二介电层之介电常数。15.如申请专利范围第10项之半导体晶片,其中该第一介电层由二氧化矽所构成,而该第二介电层系为氟矽玻璃。16.如申请专利范围第10项之半导体晶片,其中该焊垫系为一由铝、铜或铝合金材料所构成之金属层。17.如申请专利范围第16项之半导体晶片,其中该铝合金系为一铝铜之二元合金,且铝的重量百分比占铝铜合金的百分之九十五以上。18.如申请专利范围第10项之半导体晶片,其中该焊垫包含有一钛之黏着层于其底部,一铝合金层设于该黏着层之上,以及一氮化钛之抗反射层设于该铝合金层之表面。图式简单说明:第一图为习知半导体晶片之焊垫结构的示意图。第二图为习知晶片之焊垫与金属线连接之示意图。第三至第七图为本发明形成半导体晶片之焊垫之方法的示意图。第八与第九图为本发明晶片另一封装实施例之示意图。
地址 新竹科学工业园区新竹巿力行二路三号