整合低介电常数材料之镶嵌式制程

摘要

本发明揭示一种新颖的镶嵌式制程，可将低介电常数(low-k)材料轻易整合在镶嵌式制程中。本发明的方法主要系利用沈积牺牲层(如复晶矽)-蚀刻-介电层填沟的方式，先形成牺牲层镶嵌于low-k介电层中的结构，再将牺牲层去除，而在介电层中留下一导电沟槽/介层洞，最后再填入真正的导电层(如铜)形成镶嵌结构。根据本发明之方法，由于只需要对牺牲层进行图案的定义，不需直接蚀刻low-k材料，因此可免除low-k材料在蚀刻、去灰、后清洗上的种种困难。

主权项

1.一种整合低介电常数材料之镶嵌式制程,包括下列步骤:(a)在一半导体基底上沈积一牺牲层,并将之定义成一导线结构;(b)沈积一低介电常数层,并将之平坦化,直到露出该导线结构;(c)蚀刻去除上述导线结构,而在上述低介电常数层中留下一导线沟槽;以及(d)于该导线沟槽中填入一导电层,形成一镶嵌结构。2.如申请专利范围第1项所述之镶嵌式制程,其中该导电层比该牺牲层具有较低的电阻値。3.如申请专利范围第2项所述之镶嵌式制程,其中该导电层为铜金属层。4.如申请专利范围第3项所述之镶嵌式制程,其中该牺牲层为铝金属层、复晶矽层、或非晶矽层。5.如申请专利范围第1项所述之镶嵌式制程,其中该低介电常数材料系择自下列所组成之族群:掺杂气化层、有机类低介电常数材料、高氟化类低介电常数材料、以及多孔性低介电常数材料。6.如申请专利范围第1项所述之镶嵌式制程,其中步骤(b)系以化学机械研磨法进行平坦化。7.如申请专利范围第1项所述之镶嵌式制程,其中步骤(c)系以湿蚀刻法去除上述导线结构。8.如申请专利范围第1项所述之镶嵌式制程,其中步骤(c)与(d)之间更包括沈积一阻障层于该导线沟槽中。9.一种整合低介电常数材料的镶嵌式制程,包括下列步骤:(a)在一半导体基底上沈积第一牺牲层,并将之定义成一栓塞结构;(b)沈积第一低介电常数层,并将之平坦化,直到露出该栓塞结构;(c)沈积第二牺牲层,并将之定义成一导线结构;(d)沈积第二低介电常数层,并将之平坦化,直到露出该导线结构;(e)蚀刻去除上述栓塞结构与导线结构,而在上述低介电常数层中留下一介层洞与一导线沟槽;以及(f)于该介层洞与该导线沟槽中填入一导电层,形成一双镶嵌结构。10.如申请专利范围第9项所述之镶嵌式制程,其中该导电层比该等牺牲层具有较低的电阻値。11.如申请专利范围第10项所述之镶嵌式制程,其中该导电层为铜金属层。12.如申请专利范围第11项所述之镶嵌式制程,其中该第一牺牲层与第二牺牲层可相同或不相同地为铝金属层、复晶矽层、或非晶矽层。13.如申请专利范围第9项所述之镶嵌式制程,其中该第一低介电常数材料与第二低介电常数材料可相同或不相同地择自下列所组成之族群;掺杂氧化层、有机类低介电常数材料、高氟化类低介电常数材料、以及多孔性低介电常数材料。14.如申请专利范围第9项所述之镶嵌式制程,其中步骤(b)与(d)系以化学机械研磨法进行平坦化。15.如申请专利范围第9项所述之镶嵌式制程,其中步骤(e)系以湿蚀刻法去除上述栓塞结构与导线结构。16.如申请专利范围第9项所述之镶嵌式制程,其中步骤(e)与(f)之间更包括沈积一阻障层于该介层洞与该导线沟槽中。图式简单说明:第一图A~第一图C为一系列剖面图,用以说明习知一种双镶嵌制程。第二图A~第二图F为一系列剖面图,用以说明本发明一较佳实施例的镶嵌式制程。