| 主权项 |
1.一种于一半导体晶片上形成一三维空间之多晶矽(poly-silicon)层的方法,该半导体晶片包含有一基底,一剖面近似方形之第一多晶矽层设于该基底表面之一预定区域上,以及一牺牲层设于该第一多晶矽层的正上方,该方法包含有下列步骤:于该半导体晶片表面形成一介电层并覆盖于该基底以及该牺牲层上方,且形成于该基底表面之介电层的厚度大于该牺牲层顶端的高度;进行一化学机械研磨(chemical mechanical polishing, CMP)制程,以完全去除该牺牲层上方之介电层,并水平地向下去除该基底表面之介电层至一预定厚度;完全去除该第一多晶矽层上方之牺牲层,使得该第一多晶矽层之顶面与其周围相接壤之介电层构成一孔洞;以及于该半导体晶片表面之一特定区域上形成一第二多晶矽层并填满于该孔洞之内,使该第二多晶矽层得以电连接于触于该第一多晶矽层,完成该三维空间之多晶矽层的制作。2.如申请专利范围第1项所述之方法,其中该介电层系以二氧化矽所构成。3.如申请专利范围第1项所述之方法,其中该基底系以矽元素所构成。4.如申请专利范围第1项所述之方法,其中该三维空间之多晶矽层系用来作为一浮置闸极(floating gate)或一电容元件之储存下电极(storage node)。5.如申请专利范围第4项所述之方法,其中该基底表面另包含有二掺杂区分别设于该第一多晶矽层的左右两侧,用来作为该浮置闸极的源极(source)与汲极(drain)。6.如申请专利范围第1项所述之方法,其中该牺牲层系由一氮矽化合物所构成。7.一种于一半导体晶片上形成一三维空间之多晶矽层的方法,该半导体晶片包含有一基底,一剖面近似方形之第一多晶矽层设于该基底表面之一预定区域上,以及一牺牲层设于该第一多晶矽层的正上方,该方法包含有下列步骤:于该半导体晶片表面形成一介电层并覆盖于该基底以及该牺牲层上方,其中形成于该基底表面之介电层的厚度系大于该第一多晶矽层的厚度而不超过该牺牲层的顶端高度;去除该牺牲层顶端之侧缘部位的介电层;于该介电层表面形成一保护层,并使得该保护层与该牺牲层之顶端侧缘相接触;进行一化学机械研磨(CMP)制程;以去除该牺牲层上方之保护层与介电层至一预定厚度;完全去除该牺牲层上方之介电层;完全去除该半导体晶片表面之保护层以及该第一多晶矽层上方的牺牲层,使得该第一多晶矽层之顶面与其周围相接壤之介电构成一孔洞;以及于该半导体晶片表面之一特定区域上形成一第二多晶矽层并填满于该孔洞内,使该第二多晶矽层得以电连接于该第一多晶矽层,完成该三维空间之多晶矽层的制作。8.如申请专利范围第7项所述之方法,其中该介电层系以高密度电浆化学气相沈积(HDP CVD)沈积之二氧化矽所构成。9.如申请专利范围第8项所述之方法,其中去除该介电层之方法系为一湿蚀刻制程,而该混蚀刻制程系利用稀释氢氟酸(dilute HF, DHF)或缓冲之氧矽蚀刻液(buffered oxideetcher, BOE)来当作蚀刻溶液。10.如申请专利范围第7项所述之方法,其中该牺牲层以及该保护层皆系由一氮矽化合物所构成。11.如申请专利范围第10项所述之方法,其中去除该半导体晶片表面之保护层以及该第一多晶矽层上方的牺牲层的方法系为一利用热磷酸来当作蚀刻溶液的湿蚀刻制程。12.如申请专利范围第7项所述之方法,其中该基底系以矽元素所构成。13.如申请专利范围第7项所述之方法,其中该三维空间之多晶矽层系用来作为一浮置闸极或一电容元件之储存下电极。14.如申请专利范围第13项所述之方法,其中该基底表面另包含有二掺杂区分别设于该第一多晶矽层的左右两侧,用来作为该浮置闸极的源极与汲极。15.一种增加浮置闸极之闸极耦合率(gate coupling ratio, GCR)的方法,该浮置闸极系制作于一半导体晶片上,该半导体晶片包含有一矽基底,一剖面近似方形之第一多晶矽层设于该矽基底表面之一预定区域上,以及一牺牲层设于该第一多晶矽层之正上方,该方法包含有下列步骤:于该半导体晶片表面形成一介电层并覆盖于该矽基底以及该牺牲层上方,其中形成于该矽基底表面之介电层的厚度系大于该第一多晶矽层的厚度且不超过该牺牲层的顶端高度;去除该牺牲层顶端之侧缘部位的介电层;于该介电层表面形成一保护层,并使得该保护层与该牺牲层之顶端侧缘相接触;进行一化学机械研磨(CMP)制程;以去除该牺牲层上方之保护层与介电层至一预定厚度;完全去除该牺牲层上方之介电层;完全去除该半导体晶片表面之保护层以及该第一多晶矽层上方的牺牲层,使得该第一多晶矽层之顶面与其周围相接壤之介电构成一孔洞;于该半导体晶片表面之一特定区域上形成一第二多晶矽层,填满于该孔洞内并电连接于该第一多晶矽层形成该浮置闸极;以及于该浮置闸极表面形成一绝缘层;其中该第二多晶矽层的表面会随着该孔洞的位置而相对地凹陷,形成一三维空间之立体结构,进而增加后续形成于其上之绝缘层与控制闸极的接触面积,提高该浮置闸极的闸极耦合。16.如申请专利范围第15项所述之方法,其中该介电层系以高密度电浆化学气相沈积(HDP CVD)法沈积之二氧化矽所构成,而且去除该介电层之方法系为一湿蚀刻制程,而该湿蚀刻制程系利用稀释氢氟酸(DHF)或缓冲之氧矽蚀刻液(BOE)来当作蚀刻溶液。17.如申请专利范围第15项所述之方法,其中该牺牲层以及该保护层皆系由一氮矽化合物所构成。18.如申请专利范围第17项所述之方法,其中去除该半导体晶片表面之保护层以及该第一多晶矽层上方的牺牲层的方法系为一利用热磷酸来当作蚀刻溶液的湿蚀刻制程。19.如申请专利范围第15项所述之方法,其中该矽基底表面另包含有二掺杂区分别设于该第一多晶矽层的左右两侧,用来作为该浮置闸极的源极与汲极。20.如申请专利范围第15项所述之方法,其中该绝缘层系由一矽氧化合物、氮矽化合物以及矽氧化合物所依序堆叠构成的。图式简单说明:第一图至第四图为习知制作一堆叠式闸极的方法的剖面示意图。第五图至第九图为本发明形成一三维空间之多晶矽层的方法示意图。第十图为形成于第九图所示之半导体晶片上之堆叠式闸极的结构示意图。第十一图至第十六图为本发明另一种形成三维空间之多晶矽层的方法示意图。 |
