| 主权项 |
1.一种制造半导体元件的方法,该方法至少包含下列步骤:提供一半导体基底,其上形成有一环绕及电性绝缘元件区域之场氧化区域;形成一闸氧化层于该元件区域上;沈积一复晶矽层于该闸氧化层与该场氧化区域之裸露表面上;形成一第一耐高温金属层于该复晶矽层上;回火该第一耐高温金属层,藉以形成一第一金属矽化物层;去除未反应之第一耐高温金属及第一金属矽化物以外之第一耐高温金属反应物;利用光阻蚀刻幕罩来图案蚀刻该第一金属矽化物层与该复晶矽层,藉以形成一闸极电极于该元件区域上;利用该闸极电极作为一光罩来离子植入该元件区域内的半导体基底,藉以形成一轻掺杂汲极区域;形成一间隙壁于该闸极电极之侧壁上;利用该闸极电极与该间隙壁作为一光罩来离子植入该元件区域内的半导体基底,藉以形成一重掺杂源极/汲极区域;形成一第二耐高温金属层在已形成之结构的整体裸露表面上;回火该第二耐高温金属层,藉以形成一第二金属矽化物层于该闸极电极与该源极/汲极区域上;以及去除未反应之第二耐高温金属及第二金属矽化物以外之第二耐高温金属反应物。2.如申请专利范围第1项之方法,其中上述之半导体基底至少包含一浓度大约小于每立方公分1.0E15个原子。3.如申请专利范围第1项之方法,其中上述之场氧化区域至少包含二氧化矽,其形成系采用区域性矽氧化法(LOCOS)。4.如申请专利范围第1项之方法,其中上述之闸氧化层至少包含二氧化矽,其形成系采用乾式氧化法至一约介于100埃和300埃之间的厚度。5.如申请专利范围第1项之方法,其中上述之闸氧化层至少包含二氧化矽,其形成系采用湿式氧化法至一约介于100埃和300埃之间的厚度。6.如申请专利范围第1项之方法,其中上述之复晶矽层系采用化学气相沈积法(CVD)至一约介于500埃和3000埃之间的厚度。7.如申请专利范围第1项之方法,其中上述之第一耐高温金属层至少包含钴(cobalt)。8.如申请专利范围第7项之方法,其中上述之钴金属的形成系采用溅镀法(sputtering)至一约介于200埃和1000埃之间的厚度。9.如申请专利范围第7项之方法,其中上述之钴金属的形成系采用电子束蒸镀法(electron beamevaporation)至一约介于200埃和1000埃之间的厚度。10.如申请专利范围第7项之方法,其中上述之钴金属的形成系采用化学气相沈积法(CVD)至一约介于200埃和1000埃之间的厚度。11.如申请专利范围第1项之方法,其中上述之第二耐高温金属层至少包含钛(titanium)。12.如申请专利范围第11项之方法,其中上述之钛金属的形成系采用溅镀法(sputtering)至一约介于200埃和1000埃之间的厚度。13.如申请专利范围第11项之方法,其中上述之钛金属的形成系采用电子束蒸镀法(electron beam evaporation)至一约介于200埃和1000埃之间的厚度。14.如申请专利范围第11项之方法,其中上述之钛金属的形成系采用化学气相沈积法(CVD)至一约介于200埃和1000埃之间的厚度。15.如申请专利范围第1项之方法,其中上述之回火该第一耐高温金属层系采用快速加热制程(RTP)于一约介于摄氏400度至950度之间的温度。16.如申请专利范围第1项之方法,其中上述之第一金属矽化物层具有一大约500埃的厚度。17.如申请专利范围第1项之方法,其中上述之去除未反应之第一耐高温金属及第一金属矽化物以外之第一耐高温金属反应物之步骤系以湿式蚀刻法进行,该湿式蚀刻法之蚀刻液至少包含硫酸与过氧化氢之混合物。18.如申请专利范围第1项之方法,其中上述之回火该第二耐高温金属层系采用快速加热制程(RTP)于一约介于摄氏400度至950度之间的温度。19.如申请专利范围第1项之方法,其中上述之第二金属矽化物层具有一大约500埃的厚度。20.如申请专利范围第1项之方法,其中上述之去除未反应之第二耐高温金属及第二金属矽化物以外之第二耐高温金属反应物之步骤系以湿式蚀刻法进行,该湿式蚀刻法之蚀刻液至少包含硫酸与过氧化氢之混合物。21.如申请专利范围第1项之方法,其中上述之离子植入该元件区域内的半导体基底至少包含以磷(P)为一离子源的离子布植程序。22.如申请专利范围第1项之方法,其中上述之离子植入该元件区域内的半导体基底至少包含以砷(As)为一离子源的离子布植程序。23.如申请专利范围第1项之方法,其中上述之间隙壁至少包含二氧化矽。24.如申请专利范围第1项之方法,其中上述之间隙壁至少包含氮化矽。25.一种具有双层金属矽化物闸极电极之半导体元件的制造方法,该方法至少包含下列步骤:提供一半导体基底;形成一环绕及电性绝缘元件区域之场氧化区域于该半导体基底上;形成一闸氧化层于该元件区域上;沈积一复晶矽层于该闸氧化层与该场氧化区域之裸露表面上;形成一钴金属层于该复晶矽层上;回火该钴金属层,藉以形成一钴金属矽化物层;去除未反应之钴金属及钴金属矽化物以外之钴金属反应物;利用光阻蚀刻幕罩来图案蚀刻该钴金属矽化物层与该复晶矽层,藉以形成一闸极电极于该元件区域上;利用该闸极电极作为一光罩来离子植入该元件区域内的半导体基底,藉以形成一轻掺杂汲极区域;沈积一绝缘层于该元件区域上;非等向性蚀刻该绝缘层,藉以形成一间隙壁于该闸极电极之侧壁上,并裸露出该闸极电极之上层表面;利用该闸极电极与该间隙壁作为一光罩来离子植入该元件区域内的半导体基底,藉以形成一重掺杂源极/汲极区域;形成一钛金属层在已形成之结构的整体裸露表面上;回火该钛金属层,藉以形成一钛金属矽化物层于该闸极电极与该源极/汲极区域上;以及去除未反应之钛金属及钛金属矽化物以外之钛金属反应物。26.如申请专利范围第25项之方法,其中上述之半导体基底至少包含一浓度大约小于每立方公分1.0E15个原子。27.如申请专利范围第25项之方法,其中上述之场氧化区域至少包含二氧化矽,其形成系采用区域性矽氧化法(LOCOS)。28.如申请专利范围第25项之方法,其中上述之闸氧化层至少包含二氧化矽,其形成系采用乾式氧化法至一约介于100埃和300埃之间的厚度。29.如申请专利范围第25项之方法,其中上述之闸氧化层至少包含二氧化矽,其形成系采用湿式氧化法至一约介于100埃和300埃之间的厚度。30.如申请专利范围第25项之方法,其中上述之复晶矽层系采用化学气相沈积法(CVD)至一约介于500埃和3000埃之间的厚度。31.如申请专利范围第25项之方法,其中上述之钴金属层的形成系采用溅镀法(sputtering)至一约介于200埃和1000埃之间的厚度。32.如申请专利范围第25项之方法,其中上述之钴金属层的形成系采用电子束蒸镀法(electronbeam evaporation)至一约介于200埃和1000埃之间的厚度。33.如申请专利范围第25项之方法,其中上述之钴金属层的形成系采用化学气相沈积法(CVD)至一约介于200埃和1000埃之间的厚度。34.如申请专利范围第25项之方法,其中上述之钛金属层的形成系采用溅镀法(sputtering)至一约介于200埃和1000埃之间的厚度。35.如申请专利范围第25项之方法,其中上述之钛金属层的形成系采用电子束蒸镀法(electron beamevaporation)至一约介于200埃和1000埃之间的厚度。36.如申请专利范围第25项之方法,其中上述之钛金属层的形成系采用化学气相沈积法(CVD)至一约介于200埃和1000埃之间的厚度。37.如申请专利范围第25项之方法,其中上述之回火该钴金属层系采用快速加热制程(RTP)于一约介于摄氏400度至950度之间的温度。38.如申请专利范围第25项之方法,其中上述之钴金属矽化物层具有一大约500埃的厚度。39.如申请专利范围第25项之方法,其中上述之去除未反应之钴金属及钴金属矽化物以外之钴金属反应物之步骤系以湿式蚀刻法进行,该湿式蚀刻法之蚀刻液至少包含硫酸与过氧化氢之混合物。40.如申请专利范围第25项之方法,其中上述之回火该钛金属层系采用快速加热制程(RTP)于一约介于摄氏400度至950度之间的温度。41.如申请专利范围第25项之方法,其中上述之钛金属矽化物层具有一大约500埃的厚度。42.如申请专利范围第25项之方法,其中上述之去除未反应之钛金属及钛金属矽化物以外之钛金属反应物之步骤系以湿式蚀刻法进行,该湿式蚀刻法之蚀刻液至少包含硫酸与过氧化氢之混合物。43.如申请专利范围第25项之方法,其中上述之非等向性蚀刻该绝缘层之步骤至少包含以CHF3作为蚀刻剂的反应性离子蚀刻(RIE)技术。44.如申请专利范围第25项之方法,其中上述之离子植入该元件区域内的半导体基底至少包含以磷(P)为一离子源的离子布植程序。45.如申请专利范围第25项之方法,其中上述之离子植入该元件区域内的半导体基底至少包含以砷(As)为一离子源的离子布植程序。46.如申请专利范围第25项之方法,其中上述之间隙壁至少包含二氧化矽。47.如申请专利范围第25项之方法,其中上述之间隙壁至少包含氮化矽。图式简单说明:第一图描述一传统具有单一金属矽化物层于闸极电极与源极/汲极区域上的半导体元件之截面图;以及第二图A至第二图E叙述本发明一实施例之流程的主要步骤之截面图。 |
