| 主权项 |
1.一种设于一半导体晶片之闸极导电层,该半导体晶片表面包含有一矽基底,以及一闸氧化层设于该矽基底之一预定区域之上,该闸极导电层包含有:一第一多晶矽(poly-silicon)层,设于该闸氧化层之上方;一第二多晶矽层,设于该第一多晶矽层之上方;以及一金属矽化物层,设于该第二多晶矽层之上方;其中该第一多晶矽层之晶粒尺寸(grain size)较该第二多晶矽层之晶粒尺寸小。2.如申请专利范围第1项之闸极导电层,其中该第二多晶矽层系由一非晶矽(amorphous silicon)层所转变生成的。3.如申请专利范围第2项之闸极导电层,其中该第二多晶矽层系由该非晶矽层经过热处理后重新再结晶(re-grain)所转变生成的。4.如申请专利范围第2项之闸极导电层,其中该第一多晶矽层与该非晶矽层均以化学气相沉积(CVD)制程制作而成。5.如申请专利范围第2项之闸极导电层,其中该非晶矽层的厚度系介于500-1000埃(angstrom, )之间。6.如申请专利范围第1项之闸极导电层,其中该第一多晶矽层的厚度系介于1000-1500埃之间。7.如申请专利范围第1项之闸极导电层,其中该金属矽化物层系为一钛之金属矽化物(Ti-salicide)或钴之金属矽化物(Co-salicide)。8.如申请专利范围第1项之闸极导电层,其中该金属矽化物层之制作方法包含下列步骤:形成一金属层于该第二多晶矽层表面;进行一快速热制程(rapid thermal process, RTP),以使该金属层与部分之该第二多晶矽层起反应而形成该金属矽化物层;以及去除未反应之该金属层,以完成该金属矽化物层之制作。图式简单说明:第一图为习知以多晶矽层制作之闸极导电层的结构示意图。第二图为习知以非晶矽层制作之闸极导电层的结构示意图。第三图为本发明之闸极导电层的结构示意图。第四图至第七图为第三图之闸极导电层制作方法的示意图。第八图为本发明闸极导电层与习知闸极导电层的片电阻与回火温度的关系图。 |
