发明名称 改进表面形态及降低化学蒸气沉积金属薄膜电阻之方法
摘要 一种在基材表面上产生具有实质平滑表面形态及低电抗率之金属厚膜之方法。将基材暴露于电浆中,第一层金属薄膜以化学蒸气沉积法沉积于基材上。使其上已沉积薄膜之基材暴露于电浆中,并使第二层金属薄膜沉积于第一层薄膜之上。基材可进行后续之电浆暴露与薄膜沉积之循环,直至获得所要之薄膜厚度为止。所形成之薄膜具有平滑表面形态及低电阻。
申请公布号 TW432486 申请公布日期 2001.05.01
申请号 TW087116727 申请日期 1998.10.12
申请人 东京威力科创有限公司 发明人 倩脱.亚瑞那;罗纳德T.柏特雷姆;艾玛纽古多堤;乔瑟夫T.希尔曼
分类号 H01L21/205 主分类号 H01L21/205
代理机构 代理人 陈长文 台北巿敦化北路二○一号七楼
主权项 1.一种以化学蒸气沉积于半导体基材表面上沉积金属薄膜之方法,包括下列步骤:(a)将基材暴露于电浆中;(b)沉积第一层金属薄膜于基材之至少一个表面上;(c)将已于其上沉积薄膜之基材暴露于电浆中;及(d)沉积第二层金属薄膜于基材表面之第一层金属薄膜之上。2.如申请专利范围第1项之方法,进一步包括重复步骤(c)与(d)以达到所要之膜厚。3.如申请专利范围第1项之方法,其中暴露步骤(a)与(c)包括将基材暴露至氢/氩电浆,而沉积步骤(b)与(d)包括沉积铜薄膜。4.如申请专利范围第3项之方法,进一步包重复步骤(c)与(d)以达到所要之膜厚。5.如申请专利范围第3项之方法,沉积步骤系发生于压力范围为0.1-10托,且较佳范围为0.5至2.0托下之反应室内。6.如申请专利范围第3项之方法,沉积步骤系发生于先驱物流量范围为0.01毫升/分钟至5毫升/公分,且较佳为0.2毫升/分钟至1.0毫升/分钟之反应室内。7.如申请专利范围第3项之方法,沉积步骤系发生于氢气流量范围为10-1500sccm,且较佳为100sccm之反应室内。8.如申请专利范围第3项之方法,沉积步骤系发生于承载器温度范围为120-280℃,且较佳为170℃之反应室内。9.如申请专利范围第3项之方法,暴露步骤系发生于压力为0.1-25托,较佳为1托下之反应室内。10.如申请专利范围第3项之方法,暴露步骤系发生于功率范围为50-1500W,且较佳为750W之反应室内。11.如申请专利范围第3项之方法,曝露步骤系发生于频率范围为250-500KHz,且较佳为450KHz之反应室内。12.如申请专利范围第3项之方法,暴露步骤系发生于氢气流量范围为50-5000sccm,且较佳为200sccm之反应室内。13.如申请专利范围第3项之方法,暴露步骤系发生于氩气流量范围为10-1500sccm,且较佳为50sccm之反应室内。14.如申请专利范围第3项之方法,暴露步骤系发生于承载器温度范围为120-280℃,且较佳为170℃之反应室内。15.如申请专利范围第3项之方法,暴露步骤系发生于时间范围为2-240秒,且较佳为10秒之反应室内。16.一种半导体基材上制造CVD-铜薄膜之方法,包括下列步骤:(a)将以承载器支持之基材暴露于氢/氩电浆;(b)沉积第一层铜薄膜于基材之至少一个表面上;(c)将已于其上沉积薄膜之基材暴露于电浆;及(d)沉积厚度为300埃之第二层铜薄膜于基材表面的第一层金属薄膜之上。17.如申请专利范围第16项之方法,进一步包括重复步骤(c)与(d)以达到所要之膜厚。图式简单说明:第一图为承载器与基材之图解。第二图为铜CVD用反应室之剖面图。
地址 日本