| 主权项 |
1.一种具有电容元件之半导体装置,包括: 于第1导电型半导体基板上之元件形成区域以外的 区域所形成之元件分离膜,及 于上述元件形成区域之表面所形成的第2导电型杂 质层,及 由形成于上述杂质层上的缓冲氧化膜所构成之电 容绝缘膜,及 由形成于上述电容绝缘膜上的缓冲矽层所构成之 第1矽层,及 于上述第1矽层上所形成而且延伸至上述元件分离 膜上之第2矽层;以上述第1及第2矽层作为电容元件 之上部电极、以上述杂质层作为电容元件之下部 电极为其特征。2.如申请专利范围第1项的具有电 容元件之半导体装置,其中,上述第1及第2矽膜系多 晶矽膜或非晶性矽膜。3.如申请专利范围第2项的 具有电容元件之半导体装置,其中,上述第1矽膜系 经掺入浓度较高于第2矽膜之杂质的多晶矽膜或非 晶性矽膜。4.如专利范围第1或第2项的具有电容元 件之半导体装置,其中,上述第2矽膜系覆盖以矽化 金属膜。5.一种具有电容元件之半导体装置,包括: 于第1导电型半导体基板上之元件形成区域除外的 区域所形成之元件分离膜,及 由形成于上述元件形成区域之表面的第2导电型杂 质层及形成于上述元件形成区域的缓冲氧化膜所 构成之绝缘膜及形成于上述绝缘膜上之晶胞片电 极所构成的电容元件,及 与上述电容元件相邻而形成、而由与上述杂质层 重叠而形成的源极层,及构成位元线的汲极层,及 构成闸极绝缘膜的上述绝缘膜,及以形成于该绝缘 膜上构成字线的闸极电极等所构成之MOSFET; 而上述晶胞片电极及闸极电极系由上述元件形成 区域上的缓冲矽层所成之第1矽层与第2矽层积层 所构成,且构成上述晶胞片电极之第2矽层系延伸 至上述胞件分离膜上为其特征。6.一种于第1导电 型之半导体基板上具有电容元件的半导体装置之 制造方法,包括: 于上述半导体基板上之元件形成区域上形成缓冲 氧化膜、第1矽层、抗氧化膜之步骤,及 藉热氧化形成元件分离膜之步骤,及 仅去除上述氮化矽膜,而保留上述缓冲氧化膜及第 1矽层于元件形成区域之步骤,及 透过上述缓冲氧化膜及第1多晶矽层进行离子植入 ,于上述半导体基板之表面形成第2导电型的杂质 层之步骤,及 于上述第1多晶矽层上形成第2矽层之步骤; 而以上述第1及第2矽层作为电容元件之上部电极, 以上述缓冲氧化膜作为电容绝缘膜,以上述第2导 电型的杂质层作为电容元件之下部电极为其特征 。7.一种于第1导电型之半导体基板上具有电容元 件的半导体装置之制造方法,包括: 于上述半导体基板上之元件形成区域上形成缓冲 氧化膜、第1矽层、氮化矽膜之步骤,及 藉热氧化形成元件分离氧化膜之步骤,及 仅去除上述氮化矽膜,而保留上述缓冲氧化膜及第 1矽层于元件形成区域之步骤,及 透过上述缓冲氧化膜及第1矽层进行离子植入,而 于上述半导体基板之表面形成第2导电型的杂质层 之步骤,及 于上述第1矽层上形成第2矽层之步骤,及 将界定于上述元件形成区域上之接触孔形成区域 上的第1.第2矽层及缓冲氧化膜予以去除之步骤,及 形成与露出于上述接触孔形成区域之上述第2导电 型杂质层接触之金属电极之步骤; 而以上述第1及第2矽层作为电容元件之上部电极, 以上述缓冲氧化膜作为电容绝缘膜,以上述第2导 电型的杂质层作为电容元件之下部电极为其特征 。8.如申请专利范围第6项或第7项的具有电容元件 的半导体装置之制造方法,其中,上述第1及第2矽膜 系多晶矽膜或非晶性矽膜。9.如申请专利范围第8 项的具有电容元件的半导体装置之制造方法,其中 ,上述第1矽膜系以浓度高于第2矽膜之杂质掺入的 多晶矽膜或非晶性矽膜。10.如申请专利范围第6项 或第7项的具有电容元件的半导体装置之制造方法 ,其中,上述第2矽膜系以矽化金属覆盖。图式简单 说明: 第一图(a)至第一图(b)为显示关于本发明之第1实施 形态的半导体装置及其制造方法的图。 第二图为显示关于本发明之第1实施形态的半导体 装置及其制造方法的剖面图。 第三图为显示关于本发明之第1实施形态的半导体 装置及其制造方法的剖面图。 第四图为显示关于本发明之第1实施形态的半导体 装置及其制造方法的剖面图。 第五图为显示DRAM记忆晶元的图。 第六图为显示关于本发明之第2实施形态的半导体 装置及其制造方法的剖面图。 第七图为显示关于本发明之第2实施形态的半导体 装置及其制造方法的剖面图。 第八图为显示关于本发明之第2实施形态的半导体 装置及其制造方法的剖面图。 第九图为显示关于本发明之第2实施形态的半导体 装置及其制造方法的剖面图。 第十图为显示关于本发明之第2实施形态的半导体 装置及其制造方法的剖面图。 |
