| 主权项 |
1.一种半导体装置,包括: 一下配线层,形成于一半导体基板之表面或表面上 ; 一绝缘薄膜,覆盖于该半导体基板表面; 一中间配线层,形成于该绝缘薄膜之表面上; 一层间绝缘薄膜,覆盖于该中间配线层;及 一上配线层,形成于该层间绝缘薄膜之表面上; 该上配线层穿透该层间绝缘薄膜和该绝缘薄膜再 通至该下配线层,而且经由对于该中间配线层自行 对准的一自行对准接触孔而连接至该下配线层,在 该自行对准接触孔之侧面至少形成以藉由热回流 之BPSG薄膜或PSG薄膜形成的一绝缘薄膜分隔层。2. 一种半导体装置,包括: 一下配线层,形成于该半导体基板之一个表面上; 一绝缘薄膜,覆盖于该半导体基板表面; 一中间配线层,形成于该绝缘薄膜之表面上; 一层间绝缘薄膜,覆盖于该中间配线层;及 一上配线层,形成于该层间绝缘薄膜之表面上; 该上配线层穿透该层间绝缘薄膜和该绝缘薄膜再 通至该下配线层,而且经由对于该中间配线层自行 对准的一自行对准接触孔而连接至该下配线层,该 自行对准接触孔之侧面直接以由氧化矽薄膜构成 之第一绝缘薄膜分隔层覆盖之,且该第一绝缘薄膜 分隔层系由藉热回流之BPSG薄膜或PSG薄膜形成之第 二绝缘薄膜分隔层覆盖之。3.如申请专利范围第2 项之半导体装置,包括: 一多晶矽薄膜分隔层,覆盖于该第二绝缘薄膜分隔 层;且 该多晶矽薄膜分隔层之上端位于低于该自行对准 接触孔之上端之位置。4.一种半导体装置,包括: 一下配线层,形成于一半导体基板之表面或表面上 ; 一绝缘薄膜,覆盖于该半导体基板表面; 一中间配线层,形成于该绝缘薄膜之表面上; 一层间绝缘薄膜,覆盖于该中间配线层;及 一上配线层,形成于该层间绝缘薄膜之表面上; 该上配线层穿透该层间绝缘薄膜和该绝缘薄膜再 通至该下配线层,而且经由对于该中间配线层自行 对准的一自行对准接触孔而连接至该下配线层;在 露出于该自行对准接触孔的该中间配线层和下配 线层的表面上藉由热氧化选择性地形成氧化矽薄 膜;在该自行对准接触孔之侧面上形成藉热回流之 BPSG薄膜或PSG薄膜所形成的一绝缘薄膜分隔层;且 隔着该氧化矽薄膜而露出于该自行对准接触孔之 该中间配线层和下配线层的表面系由该绝缘薄膜 分隔层予以覆盖;又,形成于该下配线层表面上的 该氧化矽薄膜系以对于该绝缘薄膜分隔层自行对 准之方式断开。5.如申请专利范围第4项之半导体 装置,包括: 多晶矽薄膜分隔层,覆盖于该绝缘薄膜分隔层;且 该多晶矽薄膜分隔层之上端位在低于该自行对准 接触孔之上端之位置。6.一种半导体装置的制造 方法,包括: 在半导体基板之一表面或表面上形成一下配线层 的步骤; 形成覆盖该半导体基板表面之一绝缘薄膜的步骤; 在该绝缘薄膜之表面上形成中间配线层及覆盖该 中间配线层之一层间绝缘薄膜的步骤; 穿透该层间绝缘薄膜和该绝缘薄膜而达于该下配 线层,形成对于该中间配线层自行对准的一自行对 准接触孔的步骤; 藉由LPCVD在整个表面上依序形成氧化矽薄膜与BPSG 薄膜或PSG薄膜,及藉由加热回流该BPSG薄膜或PSG薄 膜之步骤; 藉由非等向性蚀刻依序回蚀该BPSG薄膜或该PSG薄膜 及该氧化矽薄膜,而形成由氧化矽薄膜构成之第一 绝缘薄膜分隔层, 并形成由该BPSG薄膜或该PSG薄膜构成之第二绝缘薄 膜分隔层之步骤;及 在层间绝缘薄膜之表面上形成一经由该自行对准 接触孔连接至该下配线层的上配线层之步骤。7. 一种半导体装置的制造方法,包括: 一半导体基板之一表面或表面上形成一下配线层 的步骤; 形成覆盖该半导体基板表面之一绝缘薄膜的步骤; 在该绝缘薄膜之表面上形成中间配线层及覆盖该 中间配线层之一层间绝缘薄膜的步骤; 穿透该层间绝缘薄膜和该绝缘薄膜而达于该下配 线层,形成对于该中间配线层自行对准的一自行对 准接触孔的步骤; 藉由LPCVD在整个表面上依序形成氧化矽薄膜与BPSG 薄膜或PSG薄膜,及藉由加热回流该BPSG薄膜或PSG薄 膜之步骤; 藉由LPCVD在整个表面上形成一多晶矽薄膜,并利用 对于矽薄膜之选择性非等向性蚀刻方式对该多晶 矽薄膜进行回蚀,而形成一上端低于该自行对准接 触孔之上端的多晶矽薄膜分隔层之步骤; 藉由以该多晶矽薄膜分隔层为光罩的非等向性蚀 刻,依序回蚀该BPSG薄膜或该PSG薄膜及该氧化矽薄 膜,而形成由氧化矽薄膜构成之第一绝缘薄膜分隔 层, 并形成由该BPSG薄膜或该PSG薄膜构成之第二绝缘薄 膜分隔层之步骤;及 在层间绝缘薄膜之表面上形成一经由该自行对准 接触孔连接至该下配线层的上配线层之步骤。8. 一种半导体装置的制造方法,此方法包括: 在半导体基板之一表面或表面上形成一下配线层 的步骤; 形成覆盖该半导体基板表面之一绝缘薄膜的步骤; 在该绝缘薄膜之表面上形成中间配线层及覆盖该 中间配线层之一层间绝缘薄膜的步骤; 穿透该层间绝缘薄膜和该绝缘薄膜而达于该下配 线层,形成对于该中间配线层自行对准的一自行对 准接触孔的步骤; 藉由在露出于该自行对准接触孔的该中间配线层 和该下配线层的表面上选择地生长一层厚度如所 需之矽薄膜,于氧气环境中以高速热氧化方式将该 矽薄膜转换成氧化矽薄膜之步骤; 在整个表面上藉由LPCVD形成BPSG薄膜或PSG薄膜及藉 由加热回流该BPSG薄膜或PSG薄膜之步骤; 藉由非等向性蚀刻回蚀该BPSG薄膜或该PSG薄膜,而 形成由该BPSG薄膜或该PSG薄膜构成之一绝缘薄膜分 隔层之步骤;及 在层间绝缘薄膜之表面上形成一经由该自行对准 接触孔连接至该下配线层的上配线层之步骤。9. 一种半导体装置的制造方法,包括: 在半导体基板之一表面或表面上形成一下配线层 的步骤; 形成覆盖该半导体基板表面之一绝缘薄膜的步骤; 在该绝缘薄膜之表面上形成中间配线层及覆盖该 中间配线层之一层间绝缘薄膜的步骤; 穿透该层间绝缘薄膜和该绝缘薄膜而达于该下配 线层,形成对于该中间配线层自行对准的一自行对 准接触孔的步骤; 藉由在露出于该自行对准接触孔的该中间配线层 和该下配线层的表面上选择地生长一层厚度如所 需之矽薄膜,于氧气环境中以高速热氧化方式将该 矽薄膜转换成氧化矽薄膜之步骤; 在整个表面上藉由LPCVD形成BPSG薄膜或PSG薄膜及藉 由加热回流该BPSG薄膜或PSG薄膜之步骤; 藉由LPCVD在整个表面上形成一多晶矽薄膜,并利用 对于矽薄膜之选择性非等向性蚀刻方式对该多晶 矽薄膜进行回蚀,而形成一上端低于该自行对准接 触孔之上端的多晶矽薄膜分隔层之步骤; 藉由以该多晶矽薄膜分隔层为光罩的非等向性蚀 刻回蚀该BPSG薄膜或该PSG薄膜,而形成由该BPSG薄膜 或该PSG薄膜构成之一绝缘薄膜分隔层之步骤;及 在层间绝缘薄膜之表面上形成一经由该自行对准 接触孔连接至该下配线层的上配线层之步骤。图 式简单说明: 第一图是具有自行对准接触孔的习用半导体装置 的平面图; 第二图A是沿第一图之AA线所取的习用半导体装置 之剖面图; 第二图B是沿第一图之BB线所取的习用半导体装置 之剖面图; 第三图A是沿第一图之CC线所取的习用半导体装置 之剖面图; 第三图B是沿第一图之DD线所取的习用半导体装置 之剖面图; 第四图A是表示沿第一图之CC线所取的习用半导体 装置的制造过程之剖面图; 第四图B是表示沿第一图之CC线所取的习用半导体 装置的制造过程之剖面图; 第四图C是表示沿第一图之CC线所取的习用半导体 装置的制造过程之剖面图; 第五图A是表示沿第一图之DD线所取的习用半导体 装置的制造过程之剖面图; 第五图B是表示沿第一图之DD线所取的习用半导体 装置的制造过程之剖面图; 第五图C是表示沿第一图之DD线所取的习用半导体 装置的制造过程之剖面图; 第六图是本发明之第一实施例之第一例的平面图; 第七图A是沿第六图之AA线所取的本发明之第一实 施例之第一例之剖面图; 第七图B是沿第六图之BB线所取的本发明之第一实 施例之第一例之剖面图; 第八图A是沿第六图之CC线所取的本发明之第一实 施例之第一例之剖面图; 第八图B是沿第六图之DD线所取的本发明之第一实 施例之第一例之剖面图; 第九图A是表示沿第六图之AA线所取的本发明之第 一实施例之第一例之制造过程之剖面图; 第九图B是表示沿第六图之AA线所取的本发明之第 一实施例之第一例之制造过程之剖面图; 第九图C是表示沿第六图之AA线所取的本发明之第 一实施例之第一例之制造过程之剖面图; 第十图A是表示沿第六图之BB线所取的本发明之第 一实施例之第一例之制造过程之剖面图; 第十图B是表示沿第六图之BB线所取的本发明之第 一实施例之第一例之制造过程之剖面图; 第十图C是表示沿第六图之BB线所取的本发明之第 一实施例之第一例之制造过程之剖面图; 第十一图A是表示沿第六图之CC线所取的本发明之 第一实施例之第一例之制造过程之剖面图; 第十一图B是表示沿第六图之CC线所取的本发明之 第一实施例之第一例之制造过程之剖面图; 第十一图C是表示沿第六图之CC线所取的本发明之 第一实施例之第一例之制造过程之剖面图; 第十二图A是表示沿第六图之DD线所取的本发明之 第一实施例之第一例之制造过程之剖面图; 第十二图B是表示沿第六图之DD线所取的本发明之 第一实施例之第一例之制造过程之剖面图; 第十二图C是表示沿第六图之DD线所取的本发明之 第一实施例之第一例之制造过程之剖面图; 第十三图A是表示本发明之第一实施例之第二例之 DRAM之位元接触孔之相关部分之剖面图; 第十三图B是表示本发明之第一实施例之第二例之 DRAM之位元接触孔之相关部分之剖面图; 第十四图A是表示本发明之第一实施例之第二例之 DRAM之节点接触孔之相关部分之剖面图; 第十四图B是表示本发明之第一实施例之第二例之 DRAM之节点接触孔之相关部分之剖面图; 第十五图A是表示对应第十四图A之本发明之第一 实施例之第二例之DRAM之节点接触孔之相关部分之 制造过程之剖面图; 第十五图B是表示对应第十四图A之本发明之第一 实施例之第二例之DRAM之节点接触孔之相关部分之 制造过程之剖面图; 第十五图C是表示对应第十四图A之本发明之第一 实施例之第二例之DRAM之节点接触孔之相关部分之 制造过程之剖面图; 第十六图A是表示对应第十四图A之本发明之第一 实施例之第二例之DRAM之节点接触孔之相关部分之 制造过程之剖面图; 第十六图B是表示对应第十四图A之本发明之第一 实施例之第二例之DRAM之节点接触孔之相关部分之 制造过程之剖面图; 第十七图A是表示对应第十四图B之本发明之第一 实施例之第二例之DRAM之节点接触孔之相关部分之 制造过程之剖面图; 第十七图B是表示对应第十四图B之本发明之第一 实施例之第二例之DRAM之节点接触孔之相关部分之 制造过程之剖面图; 第十七图C是表示对应第十四图B之本发明之第一 实施例之第二例之DRAM之节点接触孔之相关部分之 制造过程之剖面图; 第十八图A是表示对应第十四图B之本发明之第一 实施例之第二例之DRAM之节点接触孔之相关部分之 制造过程; 第十八图B是表示对应第十四图B之本发明之第一 实施例之第二例之DRAM之节点接触孔之相关部分之 制造过程之剖面图; 第十九图是本发明之第二实施例之第一例之平面 图; 第二十图A是表示本发明之第二实施例之第一例在 第十九图之AA线上之剖面图; 第二十图B是表示本发明之第二实施例之第一例在 第十九图之BB线上之剖面图; 第二十一图A是表示本发明之第二实施例之第一例 在第十九图之CC线上之剖面图; 第二十一图B是表示本发明之第二实施例之第一例 在第十九图之DD线上之剖面图; 第二十二图A是表示本发明之第二实施例之第一例 在第十九图之CC线上之制造过程之剖面图; 第二十二图B是表示本发明之第二实施例之第一例 在第十九图之CC线上之制造过程之剖面图; 第二十二图C是表示本发明之第二实施例之第一例 在第十九图之CC线上之制造过程之剖面图; 第二十三图A是表示本发明之第二实施例之第一例 在第十九图之CC线上之制造过程之剖面图; 第二十三图B是表示本发明之第二实施例之第一例 在第十九图之CC线上之制造过程之剖面图; 第二十四图A是表示本发明之第二实施例之第一例 在第十九图之DD线上之制造过程之剖面图; 第二十四图B是表示本发明之第二实施例之第一例 在第十九图之DD线上之制造过程之剖面图; 第二十四图C是表示本发明之第二实施例之第一例 在第十九图之DD线上之制造过程之剖面图; 第二十五图A是表示本发明之第二实施例之第一例 在第十九图之DD线上之制造过程之剖面图; 第二十五图B是表示本发明之第二实施例之第一例 在第十九图之DD线上之制造过程之剖面图; 第二十六图A是表示本发明之第二实施例之第二例 之DRAM之位元接触孔之相关部分之剖面图; 第二十六图B是表示本发明之第二实施例之第二例 之DRAM之位元接触孔之相关部分之剖面图; 第二十七图A是表示本发明之第二实施例之第二例 之DRAM之节点接触孔之相关部分之剖面图; 第二十七图B是表示本发明之第二实施例之第二例 之DRAM之节点接触孔之相关部分之剖面图; 第二十八图A是表示对应第二十七图A之本发明之 第二实施例之第二例之DRAM之节点接触孔之相关部 分之制造过程之剖面图; 第二十八图B是表示对应第二十七图A之本发明之 第二实施例之第二例之DRAM之节点接触孔之相关部 分之制造过程之剖面图; 第二十八图C是表示对应第二十七图A之本发明之 第二实施例之第二例之DRAM之节点接触孔之相关部 分之制造过程之剖面图; 第二十九图A是表示对应第二十七图B之本发明之 第二实施例之第二例之DRAM之节点接触孔之相关部 分之制造过程之剖面图; 第二十九图B是表示对应第二十七图B之本发明之 第二实施例之第二例之DRAM之节点接触孔之相关部 分之制造过程之剖面图; 第二十九图C是表示对应第二十七图B之本发明之 第二实施例之第二例之DRAM之节点接触孔之相关部 分之制造过程之剖面图; |
