| 主权项 |
1.一种应用卡,用于连接一经由滙流排介面耦合之 主微处理机一起使用之所述之应用卡系包括: 耦合该滙流排介面而动作之介面逻辑回路措施,该 介面逻辑回路措施系耦合以传动至接收自该主微 处理机之要求,该要求系包括地址,资料及控制之 资讯; 连接至该介面逻辑回路之内部滙流排,该内部滙流 排具有地址,资料及控制之部份俾传送该等要求, 其包括来自该介面逻辑回路措施对每一记忆体之 要求,该要求系规范那个微处理机系作成该每一个 记忆体之要求及形成之记忆体存取之型式, 连接至该内部滙流排之存取控制微处理机,该微处 理机系含有: 一只用为贮存组态资讯之可定址之非挥发性记忆 体,前述组态资讯系含有非挥发性记忆体之映像资 讯,此映像资讯系被编码以执行特定之应用; 一只被程式化以执行该特定应用之应用微处理机, 该应用微处理机系接至该内部滙流排之该地址,资 料及控制之部份,并产生用为规范该记忆体存取之 型式; 至少一只与该存取控制微处理机共通地接至该内 部滙流排之非挥发性可定址之记忆体用以接收该 地址,资料及控制资讯,该非挥发性记忆体系组成 为多数之记忆区俾贮存用为执行该应用所需之不 同存取型式之资讯; 连接至该内部滙流排之该地址,资料及控制部份, 及该非挥发性记忆体之存取辨别逻辑单元,该存取 辨别逻辑单元系贮存对应该多数记忆区之该多数 非挥发性记忆体之映像资讯,该资讯系编码化以规 范由该应用及主微处理机于执行该应用时对贮存 于每一记忆区之该资料或程式进行不同型式之记 忆体存取,另外,该单元系响应记忆体之要求读出 被该记忆体要求之该地址资讯所指定之该记忆区 之一之该依型式作存取之资讯俾使作成该记忆体 要求之该微处理机能存取贮存在该区内之资讯,该 微处理机系只有形成被该依型式作存取之资讯所 规范之该记忆体要求。2.如申请专利范围第1项之 应用卡,其中所述之该存取辨别逻辑单元系包括: 具有分别接至该内部滙流排之该地址,资料及控制 部份之地址,资料及控制之输入之随机存取记忆体 (RAM)行列,该RAM行列具有在数目上对应该记忆区之 数目之多数贮存位址俾贮存该非挥发性记忆体映 像资讯,每个贮存位址具有多数存取控制位元位址 ,该存取控制位元位址系为该记忆体映像资讯所规 范而设定于既定状态俾指定为该应用及主微处理 机所要求之记忆体存取型式以执行该特定应用,该 RAM系响应每个记忆体要求从被该地址资讯所指定 之该多数贮存位址之一读出记忆体映像资讯并供 给至该输出,自该存取控制位元位址之一读出用以 代表该既定状态之一之控制信号,该位元位址系被 来自该介面逻辑回路措施之该等信号所规范,该介 面逻辑回路措施系指定该应用或主微处理机作成 记忆体之存取及记忆体存取型式之要求俾能执行 只依该既定状态之一所规定之该存取。3.如申请 专利范围第1项之应用卡,其中所述之 该存取控制微处理机及该存取辨别逻辑单元系被 含于单一的晶片上。4.如申请专利范围第2项之应 用卡,其中所述之 该存取辨别逻辑单元另外包括: 具有控制输入及输出回路措施之多工器选择回路 措施,该资料输入系接至该RAM行列以接收该记忆体 映像资讯,该控制输入系接至该控制部份以自该介 面逻辑回路措施接收该信号,该输出回路措施系连 接至该非挥发性记忆体,该多工器选择回路措施系 响应加于该控制输入之该信号以选择该存取控制 位元位址之一俾供给该控制信号至该输出回路措 施以使该存取能进行。5.如申请专利范围第4项之 应用卡,其中所述之 该输出回路措施系包括至少具有第1及第2输入,及 一个输出之逻辑回路,该第1输入系用来接收该控 制信号,该第2输入系接至该控制部份之既定滙流 排线,该输出系接至该非挥发性记忆体,及另外该 等信号系含有一离盘信号以指定那个微处理机系 产生该记忆体要求及滙流排存取控制信号俾规范 该型之记忆体存取。6.如申请专利范围第5项之应 用卡,其中所述之 该滙流排存取控制信号系为执行控制信号,其系被 编码以规范要求存取之该微处理机只被准许执行 在该被存取之记忆区内之资讯。7.如申请专利范 围第5项之应用卡,其中所述之 该滙流排存取控制信号系为读取控制信号,其系被 编码以规范要求存取之该微处理机只被准谁读取 及执行该被存取之记忆区内之资讯。8.如申请专 利范围第1项之应用卡,其中之 该非挥发性记忆体之该记忆区之第1群系贮存与该 应用有关之第1型资料,及另外特征系与该记忆区 之该第1群之不同之一结合之每一贮存位址之第1 存取控制位元位址系被设定为第1状态以使该记忆 区之该第1群内之贮存位址能被程式化之应用微处 理机存取俾执行该特定应用,而该每一贮存位址之 第2存取控制位元位址系被设定为第2状态以禁止 被未被授权存取该资料之主微处理机存取该记忆 区之该第1群之贮存位址。9.如申请专利范围第8项 之应用卡,其中所述之 该第1状态及第2状态系分别对应于二进位“1"及二 进位“0"。10.如申请专利范围第8项之应用卡,其中 之 该非挥发性记忆体之该记忆区之第2群系贮存有关 该应用之第2型资料,及另外之特征为与该记忆区 之该第2群之不同之一结合之每一贮存位址之该第 1存取控制位元位址系被设定为第2状态以禁止该 应用微处理机存取该记忆区之第2群内之贮存位址 ,而每一贮存位址之该第2存取控制位元位址系被 设定为该第1状态以使该主微处理机能存取该第2 群位址内之贮存位址。11.如申请专利范围第10项 之应用卡,其中之 该非挥发性记忆体之该记忆区之第3群系贮存为该 应用微处理机所使用之第1型之程式资讯以执行有 关该应用之动用,及另外之特征为与该记忆区之该 第3群之不同之一结合之每一贮存位址之第3存取 控制位元位址系被设定为第1状态俾使应用微处理 机能存取该记忆区之该第1群内之贮存位址,该应 用微处理机系被程式化来执行该特定之应用,而该 每一贮存位址之第4存取控制位元位址系被设定为 第2状态以禁止主微处理机存取该记忆区之第3群 内之贮存位址,该主微处理机系未被授权存取该程 式资讯以维安全性。12.如申请专利范围第11项之 应用卡,其中之 该非挥发性记忆体之该记忆区之第4群系贮存为该 主微处理机于执行有关该应用之动作时使用之第2 型程式资讯,及另外之特征为与该记忆区之该第4 群之不同之一结合之每一贮存位址之第3存取控制 位元位址系被设定为该第2状态以禁止该应用微处 理机存取该记忆区之第4群内之贮存位址俾维系统 之安全性,而每一贮存位址之该第4存取控制位元 位址系被设定为该第1状态俾使该主微处理机能存 取该第4群位址内之贮存位址。13.如申请专利范围 第12项之应用卡,其中所述之 该记忆区之该第1,第2,第3及第4群系含有不同数目 之记忆区。14.如申请专利范围第1项之应用卡,其 中所述之 该存取控制微处理机系响应送电之信号将该非挥 发性记忆体映像资讯载入该存取辨别逻辑单元,前 述映像资讯系被用来执行该特定应用。15.如申请 专利范围第1项之应用卡,其中 在该特定应用执行期间,该存取控制微处理机系响 应每个要求以改变贮存于该存取辨别逻辑单元内 之该非挥发性记忆体之映像资讯,而该主微处理机 只有在成功地执行完成辨证动作后才能更改该非 挥发性记忆体之映像资讯。16.如申请专利范围第 15项之应用卡,其中所述之 该存取控制微处理机之非挥发性记忆体之组态资 讯另外含有为该存取控制微处理机于执行该辨证 动作之际所使用之多数密码。图式简单说明: 第一图系采用依本发明构成之应用卡系统之方块 图。 第二图系详细表示第一图之快闪式记忆体。 第三图系详细表示依本发明之主旨构成之第一图 之依型式作存取控之记忆体。 第四图系用来说明本发明之应用卡之动作之系统 配置。 |
