| 主权项 |
1.一种减少电浆电荷所造成损坏的方法,该方法至少包括:提供一晶圆底材;图案定义出多数个晶方区以及多数个切割道区于该晶圆底材上;图案蚀刻一渠沟区在该多数个切割道区上,且该渠沟区之底部接触至该晶圆底材;沈积一导电层填满该渠沟区;形成一积体电路在该晶圆底材之晶方区上;形成多数个通道在该切割道区,用以连接该渠沟区;形成多数个导体结构在该多数个切割道区,该多数个导体结构皆与该多数个通道区连通,藉此,该多数个导体结构可以收集该多数个切割道区上之一多余电荷,以滙集该多余电荷于该渠沟区内;及中断该导体结构和该通道区之间的电性连接,以避免电荷回流至该切割道区。2.如申请专利范围第1项所述之方法,其中上述之晶圆底材至少包含矽。3.如申请专利范围第1项所述之方法,更包含形成一垫导电层于上述之渠沟区上。4.如申请专利范围第1项所述之方法,其中上述之导电层至少包含复晶矽。5.如申请专利范围第1项所述之方法,其中上述之积体电路至少包括,一金氧半导体电晶体主体结构、一复晶矽层、一金属层。6.如申请专利范围第1项所述之方法,其中上述之渠沟区内的导电层可提供接地结构作用,藉以导掉该多数个切割道区上的该多余电荷。7.如申请专利范围第1项所述之方法,其中上述之导体结构至少包括一测试键(Test Key)、一对准键(Alignment Key)、一关键宽度量测键(CD Bar)。8.如申请专利范围第7项所述之方法,其中上述之导体结构具天线之结构,藉以增加接收该切割道上之该多余电荷的表面积。9.如申请专利范围第7项所述之方法,其中上述之导体结构,形成在沈积面积较大的金属层内。10.如申请专利范围第7项所述之方法,其中上述之导体结构,形成在沈积面积较大的复晶矽层内。11.如申请专利范围第1项所述之方法,其中上述之进行一中断步骤,是采用蚀刻(Pad Etch)方式。12.如申请专利范围第1项所述之方法,其中上述之多余电荷主要来自于该积体电路制程中的高密度电浆蚀刻步骤。13.一种以内填多晶矽之渠沟减少电浆电荷所造成损坏的方法,该方法至少包括:提供一晶圆底材;图案定义出多数个晶方区以及多数个切割道区于该晶圆底材上;图案蚀刻一渠沟区在该多数个切割道区上,且该渠沟区之底部接触至该晶圆底材;沈积一复晶矽层填满该渠沟区,该渠沟区至少包括一垫复晶矽层;形成一积体电路在该晶圆底材之晶方区上;形成多数个通道,用以连接该渠沟区上的该垫复晶矽层;形成多数个导体结构在该多数个切割道,连通该多数个导体结构与该多数个通道,该多数个导体结构可以增加收集该多数个切割道区上之一多余电荷,该多余电荷会通过该通道滙集于该渠沟区内;及中断该导体结构和该通道区之间的电性连接,以避免电荷回流至该切割道区。14.如申请专利范围第13项所述之方法,其中上述之晶圆底材至少包含矽。15.如申请专利范围第13项所述之方法,其中上述之渠沟区内的导电层可提供接地结构作用,藉以导掉该多数个切割道区上的该多余电荷。16.如申请专利范围第13项所述之方法,其中上述之导体结构至少包括一测试键(Test Key)、一对准键(Alignment Key)、一关键宽度量测键(CD Bar)。17.如申请专利范围第16项所述之方法,其中上述之导体结构具天线之结构,藉以增加接收该切割道上之该多余电荷的表面积。18.如申请专利范围第16项所述之方法,其中上述之导体结构,形成在沈积面积较大的金属层内。19.如申请专利范围第16项所述之方法,其中上述之导体结构,形成在沈积面积较大的复晶矽层内。20.如申请专利范围第13项所述之方法,其中上述之多余电荷主要来自于该积体电路制程中的高密度电装蚀刻步骤。21.如申请专利范围第13项所述之方法,其中上述之垫蚀刻制程会形成一类似阶梯式缺口结构。22.如申请专利范围第21项所述之方法,其中上述之类似阶梯式缺口结构,其愈上层的缺口区域愈大。图式简单说明:第一图是关于形成导掉电荷之通道结构在矽晶圆底材上的示意图。第二图是关于收集电荷之通道结构与滙集电荷之渠沟区的关系剖面图。第三图是利用垫蚀刻制程来中断通道结构与渠沟区之间的连接,所形成之缺口区的剖面图。 |
