| 主权项 |
1.一种积体电路中对导体内连接之形成方法,包括如下步骤:(a)在该导体上形成第一介质层;(b)对该第一介质层形成图型,产生第一开口,延伸至该导体;(c)在该第一开口内形成导电性插塞,使该导电性插塞实质上充填于该第一开口,并与该导体呈电气连续;(d)在该第一介质层和该导电性插塞上形成蚀刻阻挡层;(e)在该蚀刻阻挡层上形成第二介质层;(f)对该第二介质层和该蚀刻阻挡层形成图型,形成连接沟道,使该介质层和该蚀刻阻挡层显示不同的蚀刻率;(g)在该第二介质层上和该连接沟道内形成内连接金层层,使该连接金属层与该导电性插座呈电气连续;(h)从该第二介质层除去该内连接金属层的过量区域,形成实质上平坦表面者。2.如申请专利范围第1项之方法,其中该第二介质层和该蚀刻阻挡层之该形成图型步骤,包括:在该第二介质层上形成光阻体层;对该光阻体层形成图型,形成光阻体图型;按照该光阻体图型蚀刻该第二介质层;按照该光阻体图型蚀刻该蚀刻阻挡层,暴露至少一部份该导电性插塞;除去该光阻体图型者。3.如申请专利范围第1项之方法,其中该第二介质层和该蚀刻阻挡层之该形成图型步骤,包括:在该第二介质层上形成光阻体层;对该光阻体层形成光阻体图型;按照该光阻体图型蚀刻该第二介质层;除去该光阻体图型;蚀刻该第二蚀刻阻挡层,暴露至少一部份该导电性插塞者。4.如申请专利范围第1项之方法,又包括在该第一介质层和该内连接金属间形成阻体层之步骤者。5.一种单波纹连接结构,包括:导体;设在该导体上之第一介质层,该第一介质层具有导电性插塞,延伸贯穿以接触该导体;设在该第一介质层上之蚀刻阻挡层,该蚀刻阻挡层具有蚀刻阻挡层图型;设在该蚀刻阻挡层上的第二介质层,该第二介质层具有第二介质图型,其中该蚀刻阻挡层图型实质上相当于该第二介质层图型;形成于该蚀刻阻挡层图型和该第二介质层图型内之内连接金属层,使该内连接金属层与该导电性插塞呈电气连续者。6.一种实质上平坦表面之加盖方法,该表面包括形成于第一介质层内之金属图型,本方法包括步骤为:(a)在该实质上平坦表面上形成第二介质层;(b)对该第二介质层形成图型,使该第二介质图型覆盖该金属图型至少一部份;(c)对该第一介质层形成图型,使该第一介质层图型电质上符合该第二介质图型者。7.一种对积盘电路内的导体连接之形成方法,包括步骤为:(a)在该导体上形成第一介质层;(b)令该第一介质层产生第一开口,延伸至该导体;(c)在该第一开口内形成导电性插塞,使该导电性插塞实质上充填该第一开口,并与该导体呈电气连续;(d)在该第一介质层和该导电性插塞上形成蚀刻阻挡层;(e)在该蚀刻阻挡层上形成第二介质层;(f)对该第二介质层和该蚀刻阻挡层形成图型,形成内连接沟道,使该介质层和该蚀刻阻挡层显示不同的蚀刻率;(g)在该第二介质层上和该内连接沟道内形成内连接金属,使该内连接金属层与该导电性插塞呈电气连续;(h)从该第二介质层除去该内连接金属层的过量区域,形成实质上平坦表面;(i)在该实质上平坦表面上形成加盖介质层;(j)对该加盖介质层形成图型,使该第二介质图型被覆该金属图型之至少一部份者。8.如申请专利范围第7项之方法,又包括步骤为:(k)对该第二介质层形成图型,使该加盖介质层图型实质上符合该第二介质图型者。9.一种加盖结构,包括:金属导体,形成于低k介质层内;加盖介质层,形成于该金属导体上,并具有形成于其内之脱气通路者。10.如申请专利范围第9项之加盖结构,其中该导体包括铜者。11.如申请专利范围第9项之加盖结构,其中该加盖介质层包括氮化矽者。12.如申请专利范围第9项之加盖结构,其中该k介质层包括有机低k介质者。图式简单说明:第一图A为习知单波纹连接法之简略图;第一图B为习知波纹连接法之简略图;第二图A-第二图F表示典型前案波纹法加设蚀刻阻挡层之简略断面图;第三图为按照本发明各项要旨的内连接制法之流程图;第四图A-第四图I为按照本发明各项要旨的内连接制法之简略断面图;第五图A-第五图G为按照本发明一要旨的金属内连接改良加盖方法之简略断面图;第六图为按照本发明一要旨的金属内连接加盖方法具体例之流程图;第七图为按照本发明各种要旨形成附加层之简略断面图;第八图A-第八图M为加设低k介质层变通具体例之简略断面图。 |
