| 主权项 |
1.一种无边际接触窗的制造方法,至少包括:提供一半导体底材,该半导体底材至少具有一闸极以及一源极/汲极,且在该闸极侧壁形成一闸极间隙壁;形成一垫复晶矽层在相邻的该闸极间隙壁之间;进行第一次离子植入于该垫复晶矽层表面上;形成一第一内复晶矽介电层覆盖于整个该半导体底材上,且蚀刻形成一接触窗于该垫复晶矽层上方;沈积一导电层在该第一内复晶矽介电层上;进行第二次离子植入于该导电层表面上;形成一第二内复晶矽介电层覆盖于该导电层上;以及执行一图案转移程序,藉以移除部份之该第二内复晶矽介电层而使得任一该闸极与其它之该些闸极并不会被该第二内复晶矽介电层所连接。2.如申请专利范围第1项所述之制造方法,更包含该图案转移程序也移除部份之该导电层而使得任一该闸极与其它之该些闸极并不会被该导电所连接。3.如申请专利范围第1项所述之制造方法,其中上述之半导体底材至少包含矽。4.如申请专利范围第1项所述之制造方法,其中上述之第一次离子植入的掺质系选自砷(As)离子。5.如申请专利范围第1项所述之制造方法,其中上述之第一次离子植入的掺质系选自磷(P)离子。6.如申请专利范围第1项所述之制造方法,其中上述之接触窗是属于一种无边际接触窗。7.如申请专利范围第1项所述之制造方法,其中上述之导电层提供类似于黏着层之效果。8.如申请专利范围第7项所述之制造方法,其中上述之导电层是采用化学气相沈积(CVD)方式来形成。9.如申请专利范围第8项所述之制造方法,利用此方法所形成的导电层是具有均匀覆盖性(conformal)。10.如申请专利范围第1项所述之制造方法,其中上述之导电层系选自具有低电阻性材料。11.如申请专利范围第10项所述之制造方法,其中上述之低电阻性导电层系选自矽化钛(TiSix)、矽化钴(CoSix)、金属钨(W)、金属钛(Ti)。12.如申请专利范围第1项所述之制造方法,其中上述之第二次离子植入的掺质系选自砷(As)离子。13.如申请专利范围第1项所述之制造方法,其中上述之第二次离子植入的掺质系选自磷(P)离子。14.一种具有窄的无边际接触窗之动态随机存取记忆体(DRAM)的制造方法,至少包括:提供一半导体底材,该半导体底材至少具有一闸极以及源极/汲极,且在该闸极侧壁形成一闸极间隙壁;形成一垫复晶矽层在相邻的该闸极间隙壁之间;第一次离子植入于该垫复晶矽层表面上;形成一第一内复晶矽介电层覆盖于整个该半导体底材上,且图案蚀刻形成一无边际接触窗于该电复晶矽层的上方;沈积一导电层在该第一内复晶矽介电层上;第一次离子植入于该导电层的表面上;形成一第二内复晶矽介电层均匀覆盖于该导电层上;以及执行一图案转移程序,藉以移除部份之该第二内复晶矽介电层与部份之该导电层而使得任一该闸极与其它之该些闸极并不会被该第二内复晶矽介电层与该导电层所连接。15.如申请专利范围第14项所述之制造方法,其中上述之半导体底材至少包含矽。16.如申请专利范围第14项所述之制造方法,其中上述之垫复晶矽层表面上所植入离子选自磷(P)离子。17.如申请专利范围第14项所述之制造方法,其中上述之垫复晶矽层表面上所植入离子选自砷(As)离子。18.如申请专利范围第14项所述之制造方法,其中上述之导电层是采用化学气相沈积(CVD)方式来形成。19.如申请专利范围第14项所述之制造方法,其中上述之导电层系选由具有低电阻性材料。20.如申请专利范围第19项所述之制造方法,其中上述之导电层系选自矽化钛(TiSix)、矽化钴(CoSix)、金属钨(W)、金属钛(Ti)。21.如申请专利范围第14项所述之制造方法,利用此方法所形成的导电层是具有均匀覆盖性(conformal)。22.如申请专利范围第14项所述之制造方法,其中上述之第二次离子植入的掺质系选自砷(As)离子。23.如申请专利范围第14项所述之制造方法,其中上述之第二次离子植入的掺质系选自磷(P)离子。图式简单说明:第一图是传统习知技艺中具有无边际接触窗之电晶体的剖面图。第二图A至第二图H是本发明之最佳实施例,关于无边际接触窗制程的剖面图,此无边际接触窗是用来作为连结垫自行对准接触窗(SAC Pad)与第二复晶矽之用。 |
