| 主权项 |
1.一种强诱电体记忆体装置,备有记忆体阵列,其有许多字线,及许多正及负位元线彼此交叉形成一矩阵形式,及侦感放大器以侦出及放大正及负位元线间之电压差,该记忆体装置含:电压产生装置以产生正帮浦供应电压;预充电电压选择装置,响应自字线驱动电路之行地址之最小有效位元,以选出正帮浦供应电压作为正位元线之预充电电压,及选出正常供应电压作为负位元线之预充电电压;及预充电装置以将正及负位元线预先充电至正帮浦供应电压及自预充电电压选择装置之正常供应电压。2.如申请专利范围第1项之强诱电体记忆体装置,其中之正帮浦供应电压系可变的,以控制侦感放大器之侦感边际。3.如申请专利范围第1项之强诱电体记忆体装置,其中该预先充电电压选择装置含:第一电路,响应最小有效位元以输出正帮浦供应电压作为正位元线之预充电电压;一反相装置供将最小有效位元反相;及第二电路,响应反相装置之输出,以输出正常供应电压作为负位元线之一预充电电压。4.如申请专利范围第3项之强诱电体记忆体装置,其中该第一电路含第一PMOS电晶体,及第一NMOS电晶体彼此串联于正帮浦供应电压及正常供应电压之间,及接收最小有效位元作为其共同闸输入。5.如申请专利范围第3项之强诱电体记忆体装置,其中之反相装置包括第二PMOS电晶体及第二NMOS电晶体,其为串联于一高供应电压及地电压之间,并接收一最小有效位元作为其共同闸输入,以产生无损失供应电压作为负位元线之预充电电压。6.如申请专利范围第3项之强诱电体记忆体装置,其中该第二电路包含第三PMOS电晶体及第三NMOS电晶体,其为彼此串联于正帮浦供应电压及正常供应电压之间,及接收自反相装置之一输出信号作为其共同闸输入。7.如申请专利范围第1项之强诱电体记忆体装置,其中其预充电装置包含一第四PMOS电晶体,接收一第一控制信号作为其闸输入,及串联于正帮浦供应电压及正位元线之间,及第五PMOS电晶体,接收一位元线预充信号,并连接于负位元线及自预充电电压选择装置供应之正常供应电压之间。8.一种用以操作强诱电体记忆体装置之方法,其包含记忆体阵列,具有许多字线及许多正及负位元线,其彼此交叉成一矩阵形状,侦感放大器以侦出及放大正及负位元线间之电压差,电压产生装置供产生正帮浦供应电压,预充电电压选择装置,响应自一字线驱动电路之行地址之最小有效位元,以选择正帮浦供应电压作为正位元线之预充电电压,及选择负一正常供应电压作为负位元线之预充电电压,及预充电装置以预先充电正及负位元线至正帮浦供应电压及自预充电电压选择装置之正常供应电压,该方法包含下列步骤:记忆体装置在其预备状态时预充电正及负位元线至地电压;升高正位元线至正帮浦供应电压,及升高负位元线至正常供应电压以响应第一控制信号以读出记忆体单元中之储存资料;在字线选出后,加一电压至强诱电体电容器,俾正位元线有一在正帮浦电压及正常供应电压间之第一恒定电压,此乃由于在二进位状态资料读出时之电荷分享效应所致,而正位元线在另一个二进制资料读出时,有一低于正常供应电压之第二恒定电压;及将出现在正位元线上之第一及第二恒定电压位准,参考在负位元线上之正常供应电压加以放大,俾正位元线至正常供应电压以读出资料“1",而正位元线至地电压以读出资料“0"。9.一种操作一备有记忆体单元之记忆体装置之方法,每一均有一开关电晶体及一强诱电体电容器以储存电荷,及许多正及负位元线以转移电荷,该方法含下列步骤:上升正位元线至第一正电压位准,及负位元线至较第一正电压位准为低之第二正电压位准;使开关电晶体导电以在电荷之间,在强诱电体电容器及正线中感应一电荷分享效应,俾在正及负位元间产生一电压差;及侦出电压差及放大在正位元线上发展之电压至第二正电压位准,或至地电压位准,视强诱电体电容器中之储存之电荷而定。10.如申请专利范围第9项之方法,尚包含预充电之预充电步骤,在上升步骤之前,预充电正及负位元线至地电压位准。11.如申请专利范围第9项之方法,其中该使开关电晶体之步骤系由一行地址发起以选择记忆体单元。12.如申请专利范围第9项之方法,其中该侦感及放大步骤利用在负位元线上之第二正电压作为侦感用之参考电压。13.一种记忆体装置,包含:许多记忆体单元,每一包括一开关电晶体及一强诱电体电容器以储存电荷;许多字线以备启动开关电晶体;许多正及负位元线以转移电荷;一侦感放大器以侦出正及负位元线间之电压差,及放大正及负位元线之电压位准;及电压施加装置以供应一正帮浦供应电压至正位元线,及供应一低于正帮浦供应电压之正常供应电压至负位元线。图式简单说明:第一图显示一强诱电体电容器及其磁滞回路以显示电荷及加在电容器之电极A及B上电压间之关系;第二图显示一强诱电体记忆体装置之电路图;第三图显示电荷Q与加在强诱电体电容器上电压V相关之磁滞回路,以便将本发明中之BL之电压变化与以往艺术相比较;第四图A为传统强诱电体记忆体装置之读出作业之定时图;第四图B为本发明之强诱电体记忆体装置读出作业之定时图;第五图为本发明之强诱电体记忆体装置之电路图;第六图为本发明预充电电压选择单元之电路图;第七图为本发明强诱电体记忆体装置信号波形。 |
