| 主权项 |
1.一种具有多层金属化层之半导体装置,包含:具有主动区之半导体基材;沉积于该基材上之第一绝缘层;第一以及第二接触孔,其穿越该第一绝缘层而外露出主动区之特定表面;第一以及第二导电栓塞,分别于该第一以及第二接触孔内形成;第一以及第二导电图案,分别位处该第二导电栓塞之两侧且间隔一特定距离,该第一导电图案连接至该第一导电栓塞;蚀刻阻障层以及第二绝缘层,依序于该第一以及第二导电图案以及该第一绝缘层上形成;第三接触孔,其穿越该第二绝缘层以及该蚀刻阻障层而外露出该第一导电图案之特定表面;第四接触孔,其穿越该第二绝缘层以及该蚀刻阻障层而外露出该第二导电栓寒;第三以及第四导电栓塞,分别于该第三以及第四接触孔内形成;以及第三以及第四导电图案,于该第二绝缘层之特定表面上形成,该第三以及第四导电图案分别连接至该第三以及第四导电栓塞。2.根据申请专利范围第1项之半导体装置,其中该第一、二、三,以及第四导电栓塞均以多晶矽、多晶矽化金属,或者由包含Ti/TiN金属阻障层以及W层所组成之多层材料制成。3.根据申请专利范围第1项之半导体装置,其中该第一、二、三,以及第四导电图案均以Al合金、Cu合金、多晶矽、多晶矽化金属,或者由包含Ti、TiN,以及Al合金组成之多层材料制成。4.根据申请专利范围第3项之半导体装置,其中该多层材料不是Ti/TiN/Al就是Al/TiN材料。5.根据申请专利范围第1项之半导体装置,其中该第一以及第二导电图案与该第四导电栓塞之间距低于0.2m。6.根据申请专利范围第1项之半导体装置,其中该第四导电栓塞之宽度几乎等于该第二导电栓塞之宽度。7.根据申请专利范围第1项之半导体装置,其中该第四导电栓塞较该第二导电栓塞窄。8.根据申请专利范围第1项之半导体装置,其中该第四导电栓塞较该第二导电栓塞宽。9.根据申请专利范围第1项之半导体装置,其中该蚀刻阻障层为氮化物层或氮化物-氧化物层。10.根据申请专利范围第1项之半导体装置,其中该第一以及第二绝缘层为氧化物层。11.一种具有多层金属化层之半导体装置,包含:具有主动区之半导体基材;第一绝缘层、蚀刻阻障层,以及第二绝缘层,依序于基材上形成;第一以及第二接触孔,穿越该第二绝缘层、蚀刻阻障层,以及第一绝缘层而外露出主动区之特定表面;第一以及第二导电栓塞,分别于该第一以及第二接触孔内形成;第一以及第二导电图案分别位处该第二导电栓塞之两侧且间隔一特定距离,该第一以及第二导电图案系形成于该第二绝缘层之上且该第一导电图案系连接至该第一导电栓塞;第三绝缘层,于该第一以及第二图案以及该第二绝缘层上形成;第三接触孔,穿越该第三绝缘层而外露出该第一导电图案之特定表面;第四接触孔穿越该第三绝缘层以及该第二绝缘层而外露出该第二导电栓塞以及该蚀刻阻障层之特定邻接表面;第三以及第四导电栓塞,分别于该第三以及第四接触孔内形成;以及第三以及第四导电图案,于该第二绝缘层之特定表面上形成,该第三以及第四导电图案分别连接至该第三以及第四导电栓塞。12.根据申请专利范围第11项之半导体装置,其中该第一、第二、第三以及第四导电图案均以多晶矽、多晶矽化金属,或由包含Ti/TiN金属阻障层以及W层组成之多层材料制成。13.根据申请专利范围第11项之半导体装置,其中该第一、第二、第三,以及第四导电图案均以Al合金、Cu合金、多晶矽、多晶矽化金属,或由包含Ti、TiN以及Al合金组成之多层材料。14.根据申请专利范围第13项之半导体装置,其中该多层材料不是Ti/TiN/Al就是Al/TiN材料。15.根据申请专利范围第11项之半导体装置,其中该第一以及第二导电图案与该第四导电栓塞之间距低于0.2m。16.根据申请专利范围第11项之半导体装置,其中该第四接触孔外露出该第二导电栓塞某一边上之蚀刻阻障层之特定表面。17.根据申请专利范围第11项之半导体装置,其中该第四接触孔外露出该第二导电栓塞两边上之蚀刻阻障层之特定表面。18.根据申请专利范围第11项之半导体装置,其中该蚀刻阻障层为氮化物层或氮化物-氧化物层。19.根据申请专利范围第11项之半导体装置,其中该第一、第二,以及第三绝缘层均为氧化物层。图式简单说明:第一图a至第一图e例示制造具有多层金属化层之习用半导体装置之方法;第二图所示为第一图e之半导体装置布局之俯视图;第三图a至第三图c例示根据本发明之第一具体实施例制造之具有多层金属化层之半导体装置之方法;第四图所示为第三图c之半导体装置布局之俯视图;第五图a至第五图c例示根据本发明之第二具体实施例制造之具有多层金属化层之半导体装置之方法;以及第六图为第五图c例示之半导体装置布局之俯视图。 |
