| 主权项 |
1.一种半导体装置之接触点及配线之形成方法,包含以下步骤:于一半导体基板上形成一层间绝缘膜;于该层间绝缘膜上形成一第一绝缘膜;及于该第一绝缘膜上涂敷一抗蚀剂,然后,将其图型化,以分别于形成一接触孔之区域与形成一配线沟槽之区域,形成一第一开口部与一第二开口部,于形成接触点之区域的第一开口部之直径,系大于在形成配线沟槽之区域的第二开口部之宽度。2.如申请专利范围第1项之半导体装置之接触点及配线之形成方法,在对抗蚀剂刻以图案之后,更包含以下步骤:分别于第一绝缘膜与层间绝缘膜之第一开口部之区域与第二开口部之区域形成一开口与一配线沟槽;于该开口与该配线沟槽之上方形成一第二绝缘膜,并于形成一接触孔之区域,在该开口中形成一侧壁,且以该第二绝缘膜填满该配线沟槽;在层间绝缘膜中,藉由以该侧壁与该第二绝缘膜作为光罩,回蚀该层间绝缘膜而于该开口形成一接触孔;及移除该侧壁与该第二绝缘膜。3.一种半导体装置之接触点及配线之形成方法,包含以下步骤:于一半导体基板上形成一层间绝缘膜;于该层间绝缘膜上形成一第一绝缘膜;及于该第一绝缘膜上涂敷一抗蚀剂,然后对其刻以图案,以分别于形成一深接触孔之区域与形成一浅接触孔之区域形成一第一开口部与一第二开口部,在形成深接触孔之区域的第一开口部之直径系大于在形成一浅接触孔之区域的第二开口部之直径。4.如申请专利范围第3项之半导体装置之接触点及配线之形成方法,在对抗蚀剂刻以图案之后,更包含以下步骤:分别于第一绝缘膜与层间绝缘膜之第一开口部之区域与第二开口部之区域形成一开口与一浅接触孔;于该开口与该浅接触孔上形成一第二绝缘膜,并于形成一深接触孔之区域,在该开口中形成一侧壁,且以该第二绝缘膜填满该浅接触孔;在层间绝缘膜中,藉由以该侧壁与该第二绝缘膜作为光罩,回蚀该层间绝缘膜,以于该开口形成一深接触孔;及移除该侧壁与该第二绝缘膜。5.如申请专利范围第3项之半导体装置之接触点及配线之形成方法,在对抗蚀剂刻以图案之后,更包含以下步骤:分别于第一绝缘膜与层间绝缘膜之第一开口部之区域与第二开口部之区域形成一开口与一浅接触孔;于该开口与该浅接触孔上形成一第二绝缘膜,并于形成一深接触孔之区域,在该开口中形成一侧壁,且以该第二绝缘膜填满该浅接触孔;及以该侧壁与该第二绝缘膜作为光罩,回蚀该层间绝缘膜,然后,回蚀该侧壁与该第二绝缘膜以形成一深接触孔,并同时于该浅接触孔中移除该第二绝缘膜。6.如申请专利范围第1项之半导体装置之接触点及配线之形成方法,其中该层间绝缘膜系由包含SiO2.BPSG、与PSG之群组所选择之一种材料、或由其任何叠层构造所构成。7.如申请专利范围第2项之半导体装置之接触点及配线之形成方法,其中,该层间绝缘膜系由包含SiO2.BPSG、与PSG之群组所选择之一种材料、或由其任何叠层构造所构成。8.如申请专利范围第3项之半导体装置之接触点及配线之形成方法,其中,该层间绝缘膜系由包含SiO2.BPSG、与PSG之群组所选择之一种材料、或由其任何叠层构造所构成。9.如申请专利范围第4项之半导体装置之接触点及配线之形成方法,其中,该层间绝缘膜系由包含SiO2.BPSG、与PSG之群组所选择之一种材料、或由其任何叠层构造所构成。10.如申请专利范围第5项之半导体装置之接触点及配线之形成方法,其中,该层间绝缘膜系由包含SiO2.BPSG、与PSG之群组所选择之一种材料、或由其任何叠层构造所构成。图式简单说明:第一图A与第一图B系以制程顺序显示一种用以形成复数之接触孔之习知方法的剖面图;第二图至第十图系以制造步骤顺序显示用以于依本发明第一实施例之半导体装置中,形成复数接触点或配线的方法的剖面图;第十一图系为第十图之俯视图;第十二图系为沿着第十一图之线A-A之剖面图;第十三图至第十九图系以制造步骤之顺序,显示用以于依本发明第二实施例之半导体装置中,形成复数接触点或配线的方法的剖面图;第二十图系为第十九图之俯视图;第二十一图显示第十九图之次一制程的剖面图;第二十二图系为第二十一图之俯视图;及第二十三图至第二十八图系以制造步骤之顺序,显示用以于依本发明第三实施例之半导体装置中,形成复数接触点或配线的方法之剖面图。 |
