发明名称 用于划分电子电路之电脑辅助方法
摘要 将建立一种电子电路之划分方式,其中电子电路成像成一个图形(102)且加权值分配给此图形之各边缘(103)。这些加权值可描述所需之计算费用以便对电子电路之以这些边缘来表示之各元件计算电性描述值。在重复性方法中将检查:由先前之重复步骤开始共同组合之各边缘藉由添加另一边缘而得到这些边缘之加权值之和(sum),此一总和是否介于第一门限值和第二门限值之间。若情况如此,则须另外检查:划分部份之内部元件之与划分部份外部之元件相连接的接点数目是否会因为添加新的边缘而增加。若情况并非如此,则此一新边缘应纳入此一划分部份中。
申请公布号 TW430766 申请公布日期 2001.04.21
申请号 TW086116635 申请日期 1997.11.07
申请人 西门斯股份有限公司 发明人 维弗巫兹;昆果善
分类号 G06F17/50 主分类号 G06F17/50
代理机构 代理人 何金涂 台北巿大安区敦化南路二段七十七号八楼
主权项 1.一种用于划分电子电路之电脑辅助方法,其特征为:-电路电路成像成一图形,此图形之拓朴(Topology)形状和电子电路相同,-加权値分配给此图形之边缘,所需之计算费用藉由这些加权値来描述以便计算电子电路各元件之电性描述値,其中这些元件是由各边缘所表示,-对互相连接之各边缘须计算这些边缘之加权値的总和,且在下一重复过程中须添加至少另一边缘以形成第一总和,甚至当时所计算而得之第一总和大于一可预设之第一门阻値为止,在形成第一总和时藉由所考虑之边缘来形成电子电路之划分部份,-对其余边缘(其不在划分部份中且与划分部份之至少一个边缘相连接)之至少一部份进行以下步骤:-决定第二总和,其系由第一总和以及至少一个其余边缘之至少一个加权値相加而得,-若第二总和不于一可预设之第二门阻値,以及-在形成第二总和时所考虑之这些边缘(其与形成第二总和时不被考虑之各边缘相连接)的数目小于此划分部份之其余边缘之数目时,则-此一其余边缘须分配给此一划分部份且第二总和须设定成第一总和,-划分部份是由在形成第二总和时所考虑之这些边缘所形成。2.如申请专利范围第1项之方法,其中开始本方法时须对电子电路之各元件进行分组,对同一组而言须确定其元件共同配置于同一划分部份中。3.如申请专利范围第2项之方法,其中在对电子电路中元件进行分组时至少使用下述规则之一:-一个受控制之源(source)的元件,至少一个控制元件以及此一受控制之源须配置在同一划分部份,-电子电路中之连接回路(loop)(其只具有至少一个电压和至少一个反电抗)须配置于同一划分部份中,-在划分过程中不可产生短路。4.如申请专利范围第1至第3项中任一项之方法,其中此图形之多个边缘被分配一个共同之加权値。5.如申请专利范围第1至第3项任一项之方法,其中划分部分之图形须形成在电子电路上,其中此划分部份对应所进行之划分过程而有此电子电路之一些元件。6.如申请专利范围第4项之方法,其中划分部分之图形须形成在电子电路上,其中此划分部份对应于所进行之划分过程而具有此电子电路之一些元件。7.如申请专利范围第1至第3项中任一项之方法,其中-多个划分部份系藉由多次进行此方法而建立,-须对每一划分部份计算此电子电路中各元件之电性描述値,其中各划分部份之至少一部份须以平行方式在多个电脑及/或多个处理机中处理。8.如申请专利范围第4项之方法,其中-多个划分部份系藉由多次进行此方法而建立,-须对每一划分部份计算此电子电路中各元件之电性描述値,其中各划分部份之至少一部份须以平行方式在多个电脑及/或多个处理机中处理。9.如申请专利范围第5项之方法,其中-多个划分部份系藉由多进行此方法而建立,-须对每一划分部份计算此电子电路中各元件之电性描述値,其中各划分部份之至少一部份须以平行方式在多个电脑及/或多个处理机中处理。10.如申请专利范围第7项之方法,其中各划分部份之平行处理系以集中方式控制。11.如申请专利范围第10项之方法,其中各划分部份之至少一部份系以集中方式控制,使各划分部份之所有接点只和中央控制单元相连接,资料之传输因此只在中央控制单元和各划分部份至少一部份之间发生。12.如申请专利范围第11项之方法,其中各划分部份之连接点的至少一部份须另外分配一个电压源,其値在计算电性描述値时是由中央控制单元所预设。13.如申请专利范围第12项之方法,其中各划分部份之连接点的至少一部份须另外分配一个电阻。图式简单说明:第一图本方法之各步骤的流程图。第二图本方法之各种其它方式的概要图。第三图a,第三图b,第三图c说明本方法所用之实际电子电路之拓朴图形。
地址 德国