| 主权项 |
1.一种制作一金属氧化半导体(metal oxide semiconductor, MOS)电晶体之汲极与源极之转接垫(landing pad)的方法,该MOS电晶体系制作于一半导体晶片之矽基底(silicon substrate)上,其包含有一闸极(gate)设于该矽基底表面之上,一汲极(drain)与源极(source)设于该闸极两侧之矽基底表层,其中该闸极周围另设有一侧壁子(spacer),该方法包含有下列步骤:于该MOS电晶体之汲极或源极上之一预定范围的矽基底表面,均匀地形成一导电层,用来做为该汲极或源极之转接垫,该导电层的厚高度系低于该闸极周围之侧壁子的厚高度,以使该闸极与该导电层不会相互电连接。2.如申请专利范围第1项之方法,其中该MOS电晶体系为一动态随机存取记忆体(dynamicrandom access memory, DRAM)之记忆单元(memory cell)中的开关电晶体(pass transistor)。3.如申请专利范围第2项之方法,其中该转接垫之上端系用来连接该记忆单元中之电容(capacitor)的下层储存电极(storage node)或该DRAM之一位元线(bit line)。4.如申请专利范围第3项之方法,其中该转接垫与该位元线之间另设有一接触插塞(contact plug)。5.如申请专利范围第1项之方法,其中该导电层系由多晶矽(poly-silicon)层或磊晶矽(epitaxy)层所构成。6.如申请专利范围第5项之方法,其中该导电层中含有ⅢA族或ⅤA族之掺质(dopant),用来降低该导电层之电阻値。7.如申请专利范围第6项之方法,其中该ⅢA族的掺质系为硼(Boron,B)的离子,而该VA族的掺质系为砷(arsenic, As)。8.如申请专利范围第5项之方法,其中该导电层之表面另设有一金属矽化物层(silicide),用来降低该导电层表面之片电阻(sheet resistance)。9.如申请专利范围第8项之方法,其中该金属矽化物层为矽化钨(tungsten silicon, WSiX)。10.如申请专利范围第5项之方法,其中形成于该半导体晶片之磊晶矽层,可用来垫高该半导体晶片之周边电路(periphery circuits)之矽基底的表面高度,以降低后续于该周边电路中制作之接触插塞(contact plug)的长度。图式简单说明:第一图至第五图为习知制作转接垫的方法的示意图。第六图为形成于第五图所示之转接垫上之电容器的剖面示意图。第七图至第九图为本发明制作一MOS电晶体之汲极与源极之转接垫的方法示意图。第十图与第十一图为于第九图所示之转接垫上制作一位元接触与一电极接触的方法示意图。第十二图为形成于第十一图所示之接触电极上之电容器的剖面示意图。第十三图为本发明之另一实施例的剖面示意图。 |
