| 主权项 |
1.一种非挥发性半导体记忆装置,系关于具有在半 导体基板之井区域上将多个记忆体单元配置成行 列状而成之记忆体单元阵列之非挥发性半导体记 忆装置,其特征在于该记忆体单元包括: 记忆用电晶体,包括在该半导体基板上形成并具有 可通过隧道电流之厚度之第1闸绝缘膜、在该第1 闸绝缘膜上形成并可储存电荷之浮游闸电极、在 该浮游闸电极上形成之电极间绝缘膜以及在该电 极间绝缘膜形成之控制用闸电极; 选择用电晶体,具有在该半导体基板上形成之第2 闸绝缘膜和在该第2闸绝缘膜上形成之选择用闸电 极,和该记忆用电晶体间隔配置; 中间扩散层,在位于该记忆用电晶体和选择用电晶 体之间之半导体基板内之区域形成; 以及源极扩散层和汲极扩散层,以夹着在该半导体 基板内之该记忆用电晶体下方之区域、该选择用 电晶体上方之区域以及该中间扩散层设于该半导 体基板内。2.如申请专利范围第1项之非挥发性半 导体记忆装置,其特征在于: 该选择用电晶体配置于该源极扩散层和该中间扩 散层之间,而该记忆用电晶体配置于该汲极扩散层 和该中间扩散层之间; 还包括 记忆用字线,连接该多个记忆体单元之中在列方向 排列之记忆体单元之各记忆用电晶体之控制用闸 电极; 选择用字线,连接该多个记忆体单元之中在列方向 排列之记忆体单元之各选择用电晶体之选择用闸 电极; 源极线,连接该多个记忆体单元之中在列方向排列 之记忆体单元之各源极扩散层; 以及位元线,连接该多个记忆体单元之中在行方向 排列之记忆体单元之各汲极扩散层。3.如申请专 利范围第1项之非挥发性半导体记忆装置,其特征 在于: 该选择用电晶体配置于该源极扩散层和该中间扩 散层之间,而该记忆用电晶体配置于该汲极扩散层 和该中间扩散层之间; 还包括 记忆用字线,连接该多个记忆体单元之中在列方向 排列之记忆体单元之各记忆用电晶体之控制用闸 电极; 选择用字线,连接该多个记忆体单元之中在列方向 排列之记忆体单元之各选择用电晶体之选择用闸 电极; 源极线,连接该多个记忆体单元之中在行方向排列 之记忆体单元之各源极扩散层; 以及位元线,连接该多个记忆体单元之中在行方向 排列之记忆体单元之各汲极扩散层。4.如申请专 利范围第1项之非挥发性半导体记忆装置,其特征 在于: 该选择用电晶体配置于该汲极扩散层和该中间扩 散层之间,而该记忆用电晶体配置于该源极扩散层 和该中间扩散层之间; 还包括 记忆用字线,连接该多个记忆体单元之中在列方向 排列之记忆体单元之各记忆用电晶体之控制用闸 电极; 选择用字线,连接该多个记忆体单元之中在列方向 排列之记忆体单元之各选择用电晶体之选择用闸 电极; 源极线,连接该多个记忆体单元之中在行方向排列 之记忆体单元之各源极扩散层; 以及位元线,连接该多个记忆体单元之中在行方向 排列之记忆体单元之各汲极扩散层。5.如申请专 利范围第1项之非挥发性半导体记忆装置,其特征 在于该井区域在各行在电气上分离。6.如申请专 利范围第5项之非挥发性半导体记忆装置,其特征 在于: 该选择用电晶体配置于该源极扩散层和该中间扩 散层之间,而该记忆用电晶体配置于该汲极扩散层 和该中间扩散层之间; 还包括 记忆用字线,连接该多个记忆体单元之中在列方向 排列之记忆体单元之各记忆用电晶体之控制用闸 电极; 选择用字线,连接该多个记忆体单元之中在列方向 排列之记忆体单元之各选择用电晶体之选择用闸 电极; 源极线,连接该多个记忆体单元之中在行方向排列 之记忆体单元之各源极扩散层; 以及位元线,连接该多个记忆体单元之中在行方向 排列之记忆体单元之各汲极扩散层。7.如申请专 利范围第5项之非挥发性半导体记忆装置,其特征 在于: 该选择用电晶体配置于该汲极扩散层和该中间扩 散层之间,而该记忆用电晶体配置于该源极扩散层 和该中间扩散层之间; 还包括 记忆用字线,连接该多个记忆体单元之中在列方向 排列之记忆体单元之各记忆用电晶体之控制用闸 电极; 选择用字线,连接该多个记忆体单元之中在列方向 排列之记忆体单元之各选择用电晶体之选择用闸 电极; 源极线,连接该多个记忆体单元之中在行方向排列 之记忆体单元之各源极扩散层; 以及位元线,连接该多个记忆体单元之中在行方向 排列之记忆体单元之各汲极扩散层。8.如申请专 利范围第1至7项中任何一项之非挥发性半导体记 忆装置,其特征在于: 该选择用电晶体之该第2闸绝缘膜由和该记忆用电 晶体之该第1闸绝缘膜同时形成之绝缘膜构成而且 具有至少在闸长度方向大致均匀之膜厚; 该选择用电晶体之该选择用闸电极由和该记忆用 电晶体之该浮游闸电极同时堆积之第1导体膜构成 ; 该选择用电晶体还包括 第2电极间绝缘膜,在该选择用闸电极上形成并由 和该记忆用电晶体之该电极间绝缘膜同时形成之 绝缘膜构成; 及假电极,在该第2电极间绝缘膜上形成并由和该 记忆用电晶体之该控制用闸电极同时堆积之第2导 体膜。9.如申请专利范围第1至7项中任何一项之非 挥发性半导体记忆装置,其特征在于该汲极扩散层 和该中间扩散层以及该源极扩散层藉着同时将杂 质引入半导体基板内而形成。10.一种非挥发性半 导体记忆装置,系关于具有在半导体基板之井区域 上将多个记忆体单元配置成行列状而成之记忆体 单元阵列之非挥发性半导体记忆装置,其特征在于 该记忆体单元包括: 记忆用电晶体,包括在该半导体基板上形成且具有 可通过隧道电流之厚度之第1闸绝缘膜、在该第1 闸绝缘膜上形成并可储存电荷之浮游闸电极、在 该浮游闸电极上形成之电极间绝缘膜以及在该电 极间绝缘膜形成之控制用闸电极; 及源极扩散层和汲极扩散层,以夹着在该半导体基 板内之该记忆用电晶体下方之区域设于该半导体 基板内; 该井区域在各行在电气上分离。11.如申请专利范 围第10项之非挥发性半导体记忆装置,其特征在于: 还包括 记忆用字线,连接该多个记忆体单元之中在列方向 排列之记忆体单元之各记忆用电晶体之控制用闸 电极; 源极线,连接该多个记忆体单元之中在行方向排列 之记忆体单元之各源极扩散层; 以及位元线,连接该多个记忆体单元之中在行方向 排列之记忆体单元之各汲极扩散层。12.如申请专 利范围第10或11项之非挥发性半导体记忆装置,其 特征在于该汲极扩散层和该中间扩散层以及该源 极扩散层藉着同时将杂质引入半导体基板内而形 成。13.如申请专利范围第10项之非挥发性半导体 记忆装置,其特征在于: 还包括 横向井分离区域,由和沿着该行方向在各井区域彼 此之间形成之和该井区域反导电型之半导体或绝 缘体构成; 纵向井分离区域,介于该各井区域和该半导体基板 之间之和该井区域反导电型之半导体或绝缘体构 成。14.如申请专利范围第5项之非挥发性半导体记 忆装置,其特征在于: 还包括 横向井分离区域,由和沿着该行方向在各井区域彼 此之间形成之和该井区域反导电型之半导体或绝 缘体构成; 纵向井分离区域,介于该各井区域和该半导体基板 之间之和该井区域反导电型之半导体或绝缘体构 成。15.如申请专利范围第3.4.6或7项之非挥发性半 导体记忆装置,其特征在于还具有如该选择用字线 之电位在自接地电位至电源电压之间变化般控制 由最佳化成约电源电压动作之高驱动型电晶体构 成之选择用字线之电位之电路。16.如申请专利范 围第4.6或7项之非挥发性半导体记忆装置,其特征 在于还具有如该位元线之电位在自接地电位至电 源电压之间变化般控制由最佳化成约电源电压动 作之高驱动型电晶体构成之位元线之电位之电路 。17.如申请专利范围第1至7项中任何一项之非挥 发性半导体记忆装置,其特征在于以和该记忆用电 晶体之第1闸绝缘膜相同之制程将该第2闸绝缘膜 形成为同一膜厚,使得该选择用电晶体之选择用闸 电极和井区域之间之电位差供给该第2闸绝缘膜5MV /cm以下之电场。18.一种非挥发性半导体记忆装置 之驱动方法,系关于具有在半导体基板之井区域上 将多个记忆体单元配置成行列状而成之记忆体单 元阵列之非挥发性半导体记忆装置之驱动方法,其 特征在于: 该记忆体单元包括 记忆用电晶体,包括在该半导体基板上形成并具有 可通过隧道电流之厚度之第1闸绝缘膜、在该第1 闸绝缘膜上形成并可储存电荷之浮游闸电极、在 该浮游闸电极上形成之电极间绝缘膜以及在该电 极间绝缘膜形成之控制用闸电极; 选择用电晶体,具有在该半导体基板上形成之第2 闸绝缘膜和在该第2闸绝缘膜上形成之选择用闸电 极,和该记忆用电晶体间隔配置; 中间扩散层,在位于该记忆用电晶体和选择用电晶 体之间之半导体基板内之区域形成; 以及源极扩散层和汲极扩散层,以夹着在该半导体 基板内之该记忆用电晶体下方之区域、该选择用 电晶体上方之区域以及该中间扩散层设于该半导 体基板内; 自该浮游闸电极除去电子时和向该浮游闸电极注 入,电子时,使用电子通过该记忆用电晶体之第1闸 绝缘膜之隧道电流。19.如申请专利范围第18项之 非挥发性半导体记忆装置之驱动方法,其特征在于 将藉着对该记忆用电晶体之控制用闸电极施加具 有接地电位或负极性之第1电压、对该井区域施加 比该第1电压高之第2电压自记忆用电晶体之浮游 闸电极除去电子设为拭除动作。20.如申请专利范 围第19项之非挥发性半导体记忆装置之驱动方法, 其特征在于拭除后之记忆用电晶体之临限値电压 系负。21.一种非挥发性半导体记忆装置之驱动方 法,系关于具有在半导体基板之井区域上将多个记 忆体单元配置成行列状而成之记忆体单元阵列之 非挥发性半导体记忆装置之驱动方法,其特征在于 : 该记忆体单元包括 记忆用电晶体,包括在该半导体基板上形成且具有 可通过隧道电流之厚度之第1闸绝缘膜、在该第1 闸绝缘膜上形成并可储存电荷之浮游闸电极、在 该浮游闸电极上形成之电极间绝缘膜以及在该电 极间绝缘膜形成之控制用闸电极; 及源极扩散层和及极扩散层,以夹着在该半导体基 板内之该记忆用电晶体下方之区域设于该半导体 基板内; 该井区域在各行在电气上分离; 自该浮游闸电极除去电子时和向该浮游闸电极注 入电子时,使用电子通过该记忆用电晶体之第1闸 绝缘膜之隧道电流。22.如申请专利范围第21项之 非挥发性半导体记忆装置之驱动方法,其特征在于 将藉着对该记忆用电晶体之控制用闸电极施加具 有正极性之第1电压、对该井区域施加比该第1电 压高之第2电压向记忆用电晶体之浮游闸电极注入 电子设为拭除动作。23.如申请专利范围第22项之 非挥发性半导体记忆装置之驱动方法,其特征在于 拭除后之记忆用电晶体之临限値电压系接地电位 以上。24.如申请专利范围第21项之非挥发性半导 体记忆装置之驱动方法,其特征在于: 该记忆体单元还包括 选择用电晶体,具有在该半导体基板上形成之第2 闸绝缘膜和在该第2闸绝缘膜上形成之选择用闸电 极,和该记忆用电晶体间隔配置; 中间扩散层,在位于该记忆用电晶体和选择用电晶 体之间之半导体基板内之区域形成。25.如申请专 利范围第22项之非挥发性半导体记忆装置之驱动 方法,其特征在于: 该记忆体单元只具有该记忆用电晶体; 拭除后之记忆用电晶体之临限値电压系电源电压 値以上。26.如申请专利范围第18项之非挥发性半 导体记忆装置之驱动方法,其特征在于: 该选择用电晶体配置于该源极扩散层和该中间扩 散层之间,而该记忆用电晶体配置于该汲极扩散层 和该中间扩散层之间; 还包括 记忆用字线,连接该多个记忆体单元之中在列方向 排列之记忆体单元之各记忆用电晶体之控制用闸 电极; 选择用字线,连接该多个记忆体单元之中在列方向 排列之记忆体单元之各选择用电晶体之选择用闸 电极; 源极线,连接该多个记忆体单元之中在列或行方向 排列之记忆体单元之各源极扩散层; 以及位元线,连接该多个记忆体单元之中在行方向 排列之记忆体单元之各汲极扩散层; 将藉着对写入之记忆用电晶体之控制用闸电极施 加具有正极性之第1电压、对不写入之记忆用电晶 体之控制用闸电极施加比该第1电压低之第2电压 、对该井区域施加比该第1电压低之第3电压、对 和写入之记忆用电晶体连接之位元线施加和该第3 电压一样或比该第3电压高之第4电压、对和未写 入之记忆用电晶体连接之位元线施加比该第4电压 高之第5电压,向写入之记忆用电晶体之浮游闸电 极选择性地注入电子设为写入动作。27.如申请专 利范围第18项之非挥发性半导体记忆装置之驱动 方法,其特征在于: 该选择用电晶体配置于该汲极扩散层和该中间扩 散层之间,而该记忆用电晶体配置于该源极扩散层 和该中间扩散层之间; 还包括 记忆用字线,连接该多个记忆体单元之中在列方向 排列之记忆体单元之各记忆用电晶体之控制用闸 电极; 选择用字线,连接该多个记忆体单元之中在列方向 排列之记忆体单元之各选择用电晶体之选择用闸 电极; 源极线,连接该多个记忆体单元之中在行方向排列 之记忆体单元之各源极扩散层; 以及位元线,连接该多个记忆体单元之中在行方向 排列之记忆体单元之各汲极扩散层; 将藉着对写入之记忆用电晶体之控制用闸电极施 加具有正极性之第1电压、对不写入之记忆用电晶 体之控制用闸电极施加比该第1电压低之第2电压 、对该井区域施加比该第1电压低之第3电压、对 和写入之记忆用电晶体连接之源极线施加和该第3 电压一样或比该第3电压高之第4电压、对和未写 入之记忆用电晶体连接之源极线施加比该第4电压 高之第5电压,向写入之记忆用电晶体之浮游闸电 极选择性地注入电子设为写入动作。28.如申请专 利范围第18项之非挥发性半导体记忆装置之驱动 方法,其特征在于: 该井区域在各行在电气上分离; 还包括 记忆用字线,连接该多个记忆体单元之中在列方向 排列之记忆体单元之各记忆用电晶体之控制用闸 电极; 选择用字线,连接该多个记忆体单元之中在列方向 排列之记忆体单元之各选择用电晶体之选择用闸 电极; 源极线,连接该多个记忆体单元之中在行方向排列 之记忆体单元之各源极扩散层; 以及位元线,连接该多个记忆体单元之中在行方向 排列之记忆体单元之各汲极扩散层; 将藉着对写入之记忆用电晶体之控制用闸电极施 加具有正极性之第1电压、对不写入之记忆用电晶 体之控制用闸电极施加比该第1电压低之第2电压 、对配置了写入之记忆用电晶体之井区域施加比 该第1电压低之第3电压、对配置了未写入之记忆 用电晶体之井区域施加比该第3电压高之第4电压, 向写入之记忆用电晶体之浮游闸电极选择性地注 入电子设为写入动作。29.如申请专利范围第21项 之非挥发性半导体记忆装置之驱动方法,其特征在 于将藉着对写入之记忆用电晶体之控制用闸电极 施加具有接地电位或负极性之第1电压、对不写入 之记忆用电晶体之控制用闸电极施加比该第1电压 .高之第2电压、对配置了写入之记忆用电晶体之 井区域施加比该第1电压高之第3电压、对配置了 未写入之记忆用电晶体之井区域施加比该第3电压 低之第4电压,向写入之记忆用电晶体之浮游闸电 极选择性地除去电子设为写入动作。30.如申请专 利范围第29项之非挥发性半导体记忆装置之驱动 方法,其特征在于: 该记忆体单元还包括: 选择用电晶体,具有在该半导体基板上形成之第2 闸绝缘膜和在该第2闸绝缘膜上形成之选择用闸电 极,和该记忆用电晶体间隔配置; 中间扩散层,在位于该记忆用电晶体和选择用电晶 体之间之半导体基板内之区域形成。31.如申请专 利范围第26项之非挥发性半导体记忆装置之驱动 方法,其特征在于: 该源极线连接该多个记忆体单元之中在列方向排 列之之记忆体单元之各源极扩散层; 为了将和写入动作相关之全部之选择用电晶体设 为不导通状态,对于选择用电晶体之选择用闸电极 施加对井区域所施加之该第3电压。32.如申请专利 范围第26-28项中任何一项之非挥发性半导体记忆 装置之驱动方法,其特征在于写入后之记忆用电晶 体之临限値电压系接地电位以上。33.如申请专利 范围第30项之非挥发性半导体记忆装置之驱动方 法,其特征在于写入后之记忆用电晶体之临限値电 压系负。34.如申请专利范围第29项之非挥发性半 导体记忆装置之驱动方法,其特征在于: 该记忆体单元只具有该记忆用电晶体; 写入后之记忆用电晶体之临限値电压系自接地电 位至电源电压値之间。35.如申请专利范围第18项 之非挥发性半导体记忆装置之驱动方法,其特征在 于将选择了读出之记忆体单元之全部之记忆用电 晶体之控制用闸电极和井区域设为接近接地电位 之固定电位,将该所选到记忆体单元之选择用电晶 体之选择用闸电极之电位设为自选择用电晶体之 临限値电压至电源电压之间之电位。36.如申请专 利范围第18项之非挥发性半导体记忆装置之驱动 方法,其特征在于将选择了读出之记忆体单元之全 部之记忆用电晶体之控制用闸电极设为电源电压 。37.如申请专利范围第18项之非挥发性半导体记 忆装置之驱动方法,其特征在于: 还包括 记忆用字线,连接该多个记忆体单元之中在列方向 排列之记忆体单元之各记忆用电晶体之控制用闸 电极; 选择用字线,连接该多个记忆体单元之中在列方向 排列之记忆体单元之各选择用电晶体之选择用闸 电极; 源极线,连接该多个记忆体单元之中在行方向排列 之记忆体单元之各源极扩散层; 以及位元线,连接该多个记忆体单元之中在行方向 排列之记忆体单元之各汲极扩散层; 在拭除、写入、读出之各动作,以自接地电位至电 源电压之间驱动该选择用字线之电位。38.如申请 专利范围第18项之非挥发性半导体记忆装置之驱 动方法,其特征在于: 还包括 记忆用字线,连接该多个记忆体单元之中在列方向 排列之记忆体单元之各记忆用电晶体之控制用闸 电极; 选择用字线,连接该多个记忆体单元之中在列方向 排列之记忆体单元之各选择用电晶体之选择用闸 电极; 源极线,连接该多个记忆体单元之中在行方向排列 之记忆体单元之各源极扩散层; 以及位元线,连接该多个记忆体单元之中在行方向 排列之记忆体单元之各汲极扩散层; 在拭除、写入、读出之各动作,以自接地电位至电 源电压之间驱动该位元线之电位。39.如申请专利 范围第18项之非挥发性半导体记忆装置之驱动方 法,其特征在于拭除、写入、读出之各动作,该选 择用电晶体之选择用闸电极和井区域间之电位差 驱动成作用于该第2闸绝缘膜之电场位于变成5MV/cm 以下之値。图式简单说明: 第一图系表示在实施例1之非挥发性半导体记忆装 置之记忆体单元之Y方向剖面之构造之剖面图。 第二图系表示在实施例1之非挥发性半导体记忆装 置之记忆用电晶体部之X方向剖面之构造之剖面图 。 第三图系表示在实施例1之非挥发性半导体记忆装 置之选择用电晶体部之X方向剖面之构造之剖面图 。 第四图(a)-第四图(b)系表示一起拭除在实施例1之 非挥发性半导体记忆装置之记忆体单元时之电压 施加状态之电路图及那时电子之移动剖面图。 第五图(a)-第五图(b)系表示只选择一个在实施例1 之非挥发性半导体记忆装置之中央之记忆体单元 写入时之电压施加状态之电路图及那时电子之移 动状态之剖面图。 第六图(a)-第六图(b)系表示只选择一个在实施例1 之非挥发性半导体记忆装置之中央之记忆体单元 读出时之电压施加状态之电路图及那时电子之移 动状态之剖面图。 第七图系表示实施例2之非挥发性半导体记忆装置 在拭除时之电压施加状态之电路图。 第八图系表示只选择一个在实施例2之非挥发性半 导体记忆装置之中央之记忆体单元写入时之电压 施加状态之电路图。 第九图系表示只选择一个在实施例2之非挥发性半 导体记忆装置之中央之记忆体单元读出时之电压 施加状态之电路图。 第十图(a)-第十图(b)系表示一起拭除在实施例3之 非挥发性半导体记忆装置之记忆体单元时之电压 施加状态之电路图及那时电子之移动状态之剖面 图。 第十一图(a)-第十一图(b)系表示只选择一个在实施 例3挥发性半导体记忆装置之中央之记忆体单元写 入时之电压施加状态之电路图及那时电子之移动 状态之剖面图。 第十二图(a)-第十二图(b)系表示只选择一个在实施 例3之非挥发性半导体记忆装置之中央之记忆体单 元读出时之电压施加状态之电路图及那时电子之 移动状态之剖面图。 第十三图系表示在实施例4之非挥发性半导体记忆 装置之记忆用电晶体部之X方向剖面之构造之剖面 图。 第十四图系表示在实施例4之非挥发性半导体记忆 装置之选择用电晶体部之X方向剖面之构造之剖面 图。 第十五图系表示一起拭除在实施例4之非挥发性半 导体记忆装置之记忆体单元时之电压施加状态之 电路图及那时电子之移动状态之剖面图。 第十六图系表示只选择一个在实施例4之非挥发性 半导体记忆装置之中央之记忆体单元写入时之电 压施加状态之电路图及那时电子之移动状态之剖 面图。 第十七图系表示只选择一个在实施例4之非挥发性 半导体记忆装置之中央之记忆体单元读出时之电 压施加状态之电路图及那时电子之移动状态之剖 面图。 第十八图系表示系实施例4以之别的形态之将拭除 设为向浮游闸电极注入电子时之在拭除时之电压 施加状态之电路图。 第十九图系表示系实施例4之别的形态之将写入设 为自浮游闸电极5除去电子时之在写入时之电压施 加状态之电路图。 第二十图系表示在实施例5之非挥发性半导体记忆 装置之记忆体单元之Y方向剖面之构造之剖面图。 第二十一图系表示一起拭除在实施例5之非挥发性 半导体记忆装置之记忆体单元时之电压施加状态 之电路图。 第二十二图系表示只选择一个在实施例5之非挥发 性半导体记忆装置之中央之记忆体单元写入时之 电压施加状态之电路图。 第二十三图系表示只选择一个在实施例5之非挥发 性半导体记忆装置之中央之记忆体单元读出时之 电压施加状态之电路图。 第二十四图系表示习知之汲极侧FN-FN型快闪EEPROM 之构造例之剖面图。 第二十五图(a)-第二十五图(b)系表示一起拭除在习 知之汲极侧FN-FN型快闪EEPROM之非挥发性半导体记 忆装置之记忆体单元时之电压施加状态之电路图 及那时电子之移动状态之剖面图。 第二十六图(a)-第二十六图(b)系表示只选择一个在 习知之汲极侧FN-FN型快闪EEPROM之非挥发性半导体 记忆装置之中央之记忆体单元写入时之电压施加 状态之电路图及那时电子之移动状态之剖面图。 第二十七图(a)-第二十七图(b)系表示只选择一个在 习知之汲极侧FN-FN型快闪EEPROM之非挥发性半导体 记忆装置之中央之记忆体单元读出时之电压施加 状态之电路图及那时电子之移动状态之剖面图。 第二十八图系表示设置了习知之侧壁型选择用电 晶体之非挥发性半导体记忆装置之记忆体单元之 构造之剖面图。 第二十九图(a)-第二十九图(b)系表示一起拭除第二 十八图所示设置了习知之侧壁型选择用电晶体之 非挥发性半导体记忆装置之记忆体单元时之电压 施加状态之电路图及那时电子之移动状态之剖面 图。 第三十图(a)-第三十图(b)系表示只选择一个第二十 八图所示设置了习知之侧壁型选择用电晶体之非 挥发性半导体记忆装置之中央之记忆体单元写入 时之电压施加状态之电路图及那时电子之移动状 态之剖面图。 第三十一图(a)-第三十一图(b)系表示只选择一个第 二十八图所示设置了习知之侧壁型选用电晶体之 非挥发性半导体记忆装置之中央之记忆体单元读 出时之电压施加状态之电路图及那时电子之移动 状态之剖面图。 第三十二图(a)-第三十二图(b)系各自依次表示利用 本实施例及该公报之技术写入、拭除后之记忆体 单元之临限値电压分布之图。 第三十三图系表示在特开平8-279566号公报公开之 非挥发性半导体记忆装置在拭除动作之电压施加 状态之电路图。 第三十四图系表示在特开平8-279566号公报公开之 非挥发性半导体记忆装置在写入动作之电压施加 状态之电路图。 第三十五图系表示在特开平8-279566号公报公开之 非挥发性半导体记忆装置在读出动作之电压施加 状态之电路图。 |
