发明名称 使用ATM控制器之ATM通讯控制装置
摘要 本发明提供,能够达成高品质之资料通信(数据通信)之ATM控制器;及ATM通讯控制装置。此控制器具备有:可在终端设备与缓冲记忆器之间转送封包资料之转送构件:将终端送来之封包分割成资料单元而发送给ATM网侧之发送控制构件:将从ATM网侧接收到之资料单元生成封包,储存于缓冲记忆器或终端内之记忆器之接收控制构件;依讯务量(traffic)之性质,选择缓冲器与终端内之记忆器之任一方作为封包资料之储存处之构件;以及,仅对接收到之资料单元以外之单元,执行单元之解析及对应解析结果之处理之微处理器。
申请公布号 TW431095 申请公布日期 2001.04.21
申请号 TW088106779 申请日期 1999.04.27
申请人 日立制作所股份有限公司 发明人 赤城明子;横山达也
分类号 H04L12/28;G06F13/00;H04Q3/00 主分类号 H04L12/28
代理机构 代理人 林志刚 台北巿南京东路二段一二五号七楼
主权项 1.一种ATM控制器,系在传输电路与终端设备之间,执 行ATM协定之ATM层(Layer)与AAL层之处理之ATM控制器, 备有: 连接到外部之缓冲纪忆器,在上述终端设备与缓冲 记忆器之间,转送封包资料之转送构件; 将储存在上述缓冲纪忆器或记忆器之封包资料分 割成资料单元,将分割之资料单元发送至ATM网侧之 单元发送控制构件; 检查从上述ATM网侧接收之单元之标头部,判定该单 元是不是资料之单元类别判定构件; 组合资料单元生成封包资料,将生成之封包资料储 存在上述缓冲记忆器或记忆器之单元接收控制构 件;以及, 依所设定之ATM连接之讯务性质,选择上述缓冲记忆 器与上述终端设备内之记忆器之任何一方,作为上 述单元发送控制构件将其分割为单元之封包资料 之储存处,与上述单元接收控制构件所生成之封包 资料之储存处之选择构件, 上述ATM控制器与,连接在储存并保持控制程式之程 式记忆器,依照上述控制程式执行,对上述单元类 别判定所识别之资料单元以外之单元之解析,与对 应该解析结果之处理之微处理器,相连接。2.如申 请专利范围第1项所述之ATM控制器, 具备有,藉有无要求低延迟变动,选择上述缓冲记 忆器与上述终端设备内之记忆器之任何一方,作为 上述单元发送控制构件所分割成单元之封包资料 之储存处,与上述单元接收控制构件所生成之封包 资料之储存处之选择构件。3.如申请专利范围第1 项所述之ATM控制器,具备有,使用能够凭经验探知 终端设备内之系统滙流排之拥挤情形之构件之HOST .DMAC,依讯务量,选择上述缓冲记忆器与上述终端设 备内之记忆器之任何一方,作为上述单元发送控制 构件所分割成为单元之封包资料之储存处,及上述 单元接收控制构件所生成之封包资料之储存处之 选择构件。4.如申请专利范围第1项所述之ATM控制 器, 具备有,只要上述缓冲记忆器有空位供储存,上述 单元发送控制构件便将其分割成单元之封包资料, 上述单元接收控制构件便将其生成之封包资料,转 送至缓冲记忆器,无空位供储存时,转送至上述终 端设备内之记忆器。5.一种ATM通讯控制装置,系在 传输电路与终端设备之间,执行ATM协定之ATM层,AAL 层及PHY层之处理之ATM通讯控制装置,具备有: 申请专利范围第1.2.3或、4项所述之ATM控制器; 连接在该ATM控制器之缓冲记忆器; 在上述ATM控制器与上述传输电路之间,执行上述PHY 层之处理之PHY控制器;以及, 驱动上述PHY控制器之水晶振荡器。6.如申请专利 范围第5项所述之ATM通讯控制装置, 上述缓冲记忆器配置在上述微处理器与上述ATM控 制器之间。7.如申请专利范围第5项所述之ATM通讯 控制装置,具备有申请专利范围第1.2.3或4项所述之 ATM控制器,系由单一晶片LSI所构成。8.一种由申请 专利范围第5.6或7项所述之ATM通讯控制装置,以及 终端设备内之主处理器,主记忆器,及连接该等之 系统滙流排,所构成之通讯系统。图式简单说明: 第一图系表示本发明第1实施例之ATM通讯控制装置 ,及终端设备之架构之方块图。 第二图系表示应用本发明之ATM通讯控制装置之网 路系统之架构图。 第三图系表示通信协定层次之层次图。 第四图系表示在网路流通之码框(ALL1)之形式之图 。 第五图系表示在网路流通之码框(AAL3/4)之形式之 图。 第六图系表示在网路流通之码框(AAL5)之形式之图 。 第七图系表示ATM单元之架构图。 第八图系表示ATM协定之通讯顺序之图。 第九图系表示服务类别内容与AAL型式之关系之图 。 第十图系综合ATM研讨会规定之ATM服务类别之特征 之图。 第十一图系表示本发明第1实施例之,各ATM服务类 别,AAL型式之有无低延迟变动要求之图。 第十二图系表示本发明第1实施例之定义在缓冲记 忆器之表格之架构图。 第十三图系表示本发明第1实施例之单元发送接收 控制部之架构之方块图。 第十四图系表示本发明第1实施例之SARDMAC之架 构之方块图。 第十五图系表示,本发明第1实施例之ATM通讯控制 装置之发送处理流程之流程图。 第十六图系表示,本发明第1实施例之ATM通讯控制 装置之发送处理流程之流程图。 第十七图系表示,本发明第1实施例之MPU之缓冲器 选择处理流程之流程图。 第十八图系表示,本发明第1实施例之ATM通讯控制 装置之接收处理流程之流程图。 第十九图系表示,本发明第1实施例之ATM通讯控制 装置之接收处理流程之流程图。 第二十图系表示,本发明第2实施例之ATM通讯控制 装置之动作之时间图。 第二十一图系表示,本发明第2实施例之ATM通讯控 制装置之另一发送流程之流程图。 第二十二图系表示,本发明第2实施例之ATM通讯控 制装置之另一发送流程之流程图。 第二十三图系表示,本发明第2实施例之ATM通讯控 制装置之另一接收流程之流程图。 第二十四图系表示,本发明第2实施例之ATM通讯控 制装置之另一接收流程之流程图。 第二十五图系表示,本发明第3实施例之ATM通讯控 制装置之其他发送流程之流程图。 第二十六图系表示,本发明第3实施例之ATM通讯控 制装置之其他发送流程之流程图。 第二十七图系表示,本发明第3实施例之ATM通讯控 制装置之其他接收流程之流程图。 第二十八图系表示,本发明第3实施例之ATM通讯控 制装置之其他接收流程之流程图。 第二十九图系表示,本发明第4实施例之ATM通讯控 制装置之其他架构之方块图。
地址 日本