| 摘要 |
<p>종래에는, 리프레쉬 회로(3)가 동시에 리프레쉬 처리를 실행할 수 있는 기억 소자군의 개수가 n개로 불변 설정되기 때문에, 발열량이 적은 반도체 기억 회로(1)가 탑재되는 경우에 있어서도(반도체 기억 회로(1)에 인가하는 전압을 내리면, 반도체 기억 회로(1)에 흐르는 전류량이 내려가기 때문에, 반도체 기억 회로(1)의 발열량이 내려감), 리프레쉬 회로(3)가 동시에 리프레쉬 처리를 실행할 수 있는 기억 소자군의 개수를 늘릴 수 없는 등의 과제가 있었다. 본 발명에 따르면, 동시에 리프레쉬 처리를 실행할 수 있는 기억 소자군의 개수가 서로 다른 리프레쉬 회로 R1∼Rn을 준비하고, 임의의 리프레쉬 회로를 선택하는 퓨즈 배선을 마련하였다.</p> |
