| 主权项 |
1.一种半导体记忆装置,系属于一种在半导体基板的主表面上具有周边电路领域及记忆元件领域之半导体记忆装置;其特征系具备:一第1阱:该第1阱系形成于上述周边电路领域;及一第1导电型的第2阱;该第1导电型的第2阱系形成于上述记忆元件领域,且比上述第1阱的深度来得小;及一第2导电型的第3阱;该第2导电型的第3阱系形成于上述记忆元件领域,且与上述第2阱的深度相同;及一元件分离构造;该元件分离构造系形成于上述记忆元件领域,用以分离形成于上述第2阱的元件与形成于上述第3阱的元件;又,上述第2及第3阱系形成至比上述元件分离构造还要下方的位置。2.如申请专利范围第1项之半导体记忆装置,其中上述第2及第3阱系分别具有用以固定阱电位的阱接触领域。3.如申请专利范围第1或2项之半导体记忆装置,其中形成于上述第2阱的电晶体的源极/汲极的深度,与形成于上述第3阱的电晶体的源极/汲极的深度相同。4.如申请专利范围第1或2项之半导体记忆装置,其中形成于上述第1阱的电晶体的源极/汲极的深度,与形成于上述第2阱的电晶体的源极/汲极的深度,与形成于上述第3阱的电晶体的源极/汲极的深度相同。5.如申请专利范围第1或2项之半导体记忆装置,其中上述第1,第2及第3阱为倒退(retrograde)阱。6.如申请专利范围第5项之半导体记忆装置,其中上述第1,第2及第3阱由上依次具备第1浓度层,第2浓度层,第3浓度层;上述第1阱更在上述第3浓度层的下方具备第4浓度层。7.如申请专利范围第1或2项之半导体记忆装置,其中在上述记忆元件领域中形成有CMOS型元件的SRAM。8.如申请专利范圆第1或2项之半导体记忆装置,其中上述元件分离构造的长度为0.2m-1.6m。9.如申请专利范围第1或2项之半导体记忆装置,其中上述第2及第3阱的深度为0.5m-1.2m。10.如申请专利范围第1或2项之半导体记忆装置,其中上述第1阱为具备第1导电型的阱与第2导电型的阱之双阱。11.一种半导体记忆装置的制造方法,系属于一种在半导体基板的主表面上具有周边电路领域及记忆元件领域之半导体记忆装置的制造方法;其特征系具备:(a)在上述主表面上形成元件分离构造之过程;及(b)仅在上述周边电路领域中离子植入杂质,而形成第1阱之过程;及(c)在上述记忆元件领域中离子植入杂质,而形成比上述第1阱的深度来得小,且形成至比上述元件分离构造还要下方的位置之第1导电型的第2阱之过程;及(d)在上述记忆元件领域中离子植入杂质,而形成在上述元件分离构造的下方与上述第2阱接触,且与上述第2阱的深度相同之第2导电型的第3阱之过程。12.如申请专利范围第11项之半导体记忆装置的制造方法,其中上述过程(b)系以厚度3.0m-8.0m的光阻剂图案作为光罩;上述过程(c)及过程(d)系以厚度1.2m-2.5m的光阻剂图案作为光罩。13.如申请专利范围第11或12项之半导体记忆装置的制造方法,其中上述第1阱为具备第1导电型的阱与第2导电型的阱之双阱;上述工程(b)系包含:在上述第1导电型的阱的形成领域中植入离子之工程;及在上述第2导电型的阱的形成领域中植入离子之工程;上述工程(c)为:在上述第2阱的形成领域与上述周边电路领域的第1导电型的阱的形成领域中进行三次的离子植入之工程;藉由上述三次的离子植入工程,在上述记忆元件领域中,由下依次形成具有第3浓度层,第2浓度层,第1浓度层之上述第2阱,及藉由上述工程(b)及上述三次的离子植入工程,在上述周边电路领域中,由下依次形成具有第4浓度层,第3浓度层,第2浓度层,第1浓度层之上述第1导电型的阱;上述工程(d)为:在上述第3阱的形成领域与上述周边电路领域的第2导电型的阱的形成领域中进行三次的离子植入之工程;藉由上述三次的离子植入工程,在上述记忆元件领域中,由下依次形成具有第3浓度层,第2浓度层,第1浓度层之上述第3阱,及藉由上述工程(b)及上述三次的离子植入工程,在上述周边电路领域中,由下依次形成具有第4浓度层,第3浓度层,第2浓度层,第1浓度层之上述第2导电型的阱。图式简单说明:第一图系表示本发明之半导体记忆装置之一实施形态之剖面图。第二图系表示供以说明本发明之半导体记忆装置之一实施形态之第1制造过程之剖面图。第三图系表示供以说明本发明之半导体记忆装置之一实施形态之第2制造过程之剖面图。第四图系表示供以说明本发明之半导体记忆装置之一实施形态之第3制造过程之剖面图。第五图系表示供以说明本发明之半导体记忆装置之一实施形态之第4制造过程之剖面图。第六图系表示供以说明本发明之半导体记忆装置之一实施形态之第5制造过程之剖面图。第七图系表示供以说明光阻剂图案之形状变化之剖面图。第八图系表示供以说明闭锁超载现象之剖面图。第九图系表示阱深度与漏电流之关系图。第十图系表示对周边电路领域之p阱形成领域4次离子植入后之阱浓度图。第十一图系表示对周边电路领域之p阱形成领域4次离子植入,然后形成闸极氧化膜,而于形成闸极电极之多晶矽膜退火后测定之阱浓度图。第十二图系表示对周边电路领域之n阱形成领域4次离子植入后之阱浓度图。第十三图系表示对周边电路领域之n阱形成领域4次离子植入,然后形成闸极氧化膜,而于形成闸极电极之多晶矽膜退火后测定之阱浓度图。第十四图系表示对周边电路领域之p阱形成领域3次离子植入后之阱浓度图。第十五图系表示对周边电路领域之p阱形成领域3次离子植入,然后形成闸极氧化膜,而于形成闸极电极之多晶矽膜退火后测定之阱浓度图。第十六图系表示对周边电路领域之n阱形成领域3次离子植入后之阱浓度图。第十七图系表示对周边电路领域之n阱形成领域3次离子植入,然后形成闸极氧化膜,而于形成闸极电极之多晶矽膜退火后测定之阱浓度图。第十八图系表示日本特开平8-330528号公报所记载之SRAM之记忆格领域与周边领域之剖面图。 |
