| 主权项 |
1.一种控制一信号的位准并将该信号传送到一第一放大器之控制电路,包含:一第一R-2R电阻网路,用以接收该信号,该第一R-2R电阻网路具有第一复数个电阻节点;耦合到该等第一复数个电阻节点之第一复数个开关,用以将该等第一复数个电阻节点的每一电阻节点交替地连接到复数个低阻抗节点中之一低阻抗节点、及与该第一放大器相关联的一第一低阻抗输入节点;以及开关控制电路,用以选择性地控制该等第一复数个开关将该信号传送到该第一低阻抗输入节点。2.如申请专利范围第1项之控制电路,进一步包含一个耦合到该第一R-2R电阻网路之可变增益放大器,该可变增益放大器提供了比该第一R-2R电阻网路单独存在时所能提供的对信号位准之更大解析度控制。3.如申请专利范围第2项之控制电路,其中该第一R-2R电阻网路以大约6分贝的递增量控制该信号之位准,而该可变增益放大器则在每一6分贝的递增量内以大约1分贝的递增量控制该信号之位准。4.如申请专利范围第1项之控制电路,其中该第一放大器包含一可变增益放大器,用以提供了比该第一R-2R电阻网路单独存在时所能提供的对信号位准之更大解析度控制。5.如申请专利范围第4项之控制电路,其中该第一R-2R电阻网路以大约6分贝的递增量控制该信号之位准,而该可变增益放大器则在每一6分贝的递增量内以大约1分贝的递增量控制该信号之位准。6.如申请专利范围第1项之控制电路,其中该等复数个低阻抗节点系耦合到接地点。7.如申请专利范围第1项之控制电路,其中该等复数个低阻抗节点中之第一若干个低阻抗节点系耦合到该接地点,且该等复数个低阻抗节点中之第二若干个低阻抗节点系耦合到一个与一第二放大器相关联的第二低阻抗输入节点。8.如申请专利范围第1项之控制电路,其中该第一放大器是一微分放大器,该微分放大器具有一个与其相关联的第二低阻抗输入节点,且该信号是一差动信号,该控制电路进一步包含:一第二R-2R电阻网路,用以接收一部分的该差动信号,该第二R-2R电阻网路具有第二复数个电阻节点,以及耦合到该等第二复数个电阻节点之第二复复个开关,用以将该等第二复数个电阻节点的每一电阻节点交替地连接到该等复数个低阻抗节点中之一低阻抗节点、及该第二低阻抗输入节点:其中该开关控制电路选择性地控制该等第二复数个开关将该部分的该差动信号传送到该第二低阻抗输入节点。9.如申请专利范围第1项之控制电路,其中当该开关控制电路将该等第一复数个开关的组态设定为将该信号传送到该第一低阻抗输入节点时,该第一放大器的组态被设定为一的增益。10.如申请专利范围第1项之控制电路,其中该第一R-2R电阻网路具有一个与其相关联的输入阻抗,且不论该等第一复数个电阻节点中之哪一电阻节点系连接到该第一低阻抗输入节点,该输入阻抗都保持不变。11.一种控制电路,包含:一个具有复数个电阻节点之R-2R电阻网路;以及耦合到该等复数个电阻节点之复数个开关,用以将该等复数个电阻节点之每一电阻节点连接到复数个低阻抗节点中之一低阻抗节点。12.一种控制一信号的位准并将该信号传送到一放大器之方法,包含下列步骤:将该信号导入一控制电路,该控制电路包含一个具有复数个电阻节点之R-2R电阻网路,该控制电路亦具有复数个耦合到该等复数个电阻节点之开关,用以将该等复数个电阻节点的每一电阻节点交替地连接到复数个低阻抗节点中之一低阻抗节点、及与该放大器相关联的一低阻抗输入节点;以及选择性地控制该等复数个开关将该等复数个电阻节点中之至少一个电阻节点连接到该低阻抗输入节点,因而控制该信号之位准,并将该信号传送到该放大器。13.一种音响组件,该音响组件包含一音量控制电路,用以控制一音频信号之位准,并将该信号传送到一放大器,该音量控制电路包含:一R-2R电组网路,用以接收该音频信号,该R-2R电阻网路具有复数个电阻节点;耦合到该等复数个电阻节点之复数个开关,用以将该等复数个电阻节点的每一电阻节点交替地连接到复数个低阻抗节点中之一低阻抗节点、及与该放大器相关联的一低阻抗输入节点;以及开关控制电路,用以选择性地控制该等复数个开关将该音频信号传送到该低阻抗输入节点。14.一种控制一差动音频信号的位准之积体电路,包含:一第一微分放大器,用以接收该差动音频信号,该第一微分放大器具有第一及第二差动输出端;一个耦合到该第一差动输出端之第一R-2R电阻网路,该第一R-2R电阻网路具有第一复数个电阻节点;耦合到该等第一复数个电阻节点之第一复数个开关,用以将该等第一复数个电阻节点的每一电阻节点交替地连接到复数个低阻抗节点中之一低阻抗节点、及一第一低阻抗输入节点:一个耦合到该第二差动输出端之第二R-2R电阻网路,该第二R-2R电阻网路具有第二复数个电阻节点;耦合到该等第二复数个电阻节点之第二复数个开关,用以将该等第二复数个电阻节点的每一电阻节点交替地连接到该等复数个低阻抗节点中之一低阻抗节点,及一第二低阻抗输入节点:开关控制电路,用以选择性地控制该等第一及第二复数个开关;以及一第二微分放大器,该第二微分放大器具有耦合到该第一及第二低阻抗输入节点之第一及第二差动输入端。15.如申请专利范围第14项之积体电路,其中该第一微分放大器之组态被设定为一可变增益放大器。16.如申请专利范围第14项之积体电路,其中该第二微分放大器之组态被设定为一可变增益放大器。17.如申请专利范围第14项之积体电路,其中系利用一CMOS制程而形成该第一及第二微分放大器、第一及第二R-2R电阻网路、第一及第二复数个开关、以及该开关控制电路。图式简单说明:第一图是基于一R-2R网路拓扑的一数位至类比转换器(Digital-to-Analog Converter;简称DAC)之示意图;第二图是根据本发明的一特定实施例而设计的一位准控制电路之示意图;第三图是根据本发明的另一特定实施例而设计的一位准控制电路之示意图;第四图是根据本发明的又一特定实施例而设计的一位准控制电路之示意图;以及第五图是根据本发明的又一特定实施例而设计的一位准控制电路之示意图。 |
