| 主权项 |
1.一种半导体积体电路(51;61;71),其特征在于:多数记忆体单元(52.53.54);及一个参考电位控制电路(55;65;65a),其被连接到该等多数记忆体单元,以控制在每个记忆体单元处之一参考电位(Vr)。2.如申请专利范围第1项之半导体积体电路,其特征在于:该参考电位控制电路包括一个修整电路(21.25),用以执行一修整程序且产生一预定电位以产生在一预定范围内之该参考电位。3.如申请专利范围第2项之半导体积体电路,其特征在于:该参考电位控制电路进一步包括一个被连接到该修整电路之调整电路(22.26),用以使用由该修整电路所产生之该预定电位来产生该参考电位。4.如申请专利范围第3项之半导体积体电路,其特征在于:该调整电路包括一个用以产生该参考电位之参考电位产生电路,且其中该修整电路包括一个具有多数个被连接到该参考电位产生电路的焙丝(f01.f02)之熔丝修整电路(31.32),该熔丝修整电路根据一如由该修整程序所决定的熔丝组合而产生该预定电位。5.如申请专利范围第3项之半导体积体电路,其特征在于:该等多数个记忆体单元之每个记忆体单元包括一个记忆体晶胞阵列(10),其中该修整电路包括一个具有多数熔丝(f01.f02)之熔丝修整电路(31.32),该熔丝修整电路根据一如由该修整程序所决定的熔丝组合而产生该预定电位;且其中该调整电路包括一个检测电路(26),其被连接到该熔丝修整电路以依据一在该记忆体晶胞阵列之基体电位及该预定电位而产生一检测电位。6.如申请专利范围第1项之半导体积体电路,其特征在于:该等多数个记忆体单元各包括一个电源供应驱动器电路(24),其具有一个对应于该相关联的记忆体单元记忆体容量之容量。7.如申请专利范围第1项之半导体积体电路,其特征在于:该参考电位控制电路包括多数电源供应驱动器电路(24),其各被连接到该等记忆体单元中之一对应者,每个电源供应驱动器电路具有一个对应于该等记忆体单元中之一相关联者的记忆体容量之容量。8.如申请专利范围第1项之半导体积体电路,其特征在于:该参考电位控制电路包括一个被连接到该等多数个记忆体单元且具有一个对应于该等多数记忆体单元之总记忆体容量之容量的电源供应驱动器电路(24a)。9.一种用以设计半导体积体电路之方法,其特征在于包含下列步骤:准备一个被用来控制在多数记忆体单元中之每个单元上之一参考电位之控制巨集之资料;准备各该记忆体单元之资料;使用各该记忆体单元的资料及该控制巨集的资料,而布置各该记忆体单元及该控制巨集于一个晶片上;及将各该记忆体单元及该控制巨集连接。10.如申请专利范围第9项之用以设计半导体积体电路的方法,其特征在于:该控制巨集的资料包括一个修整电路的资料,该修整电路系用以执行一修整程序且产生一预定电位以产生在一预定范围内之该参考电位。11.如申请专利范围第10项之用以设计半导体积体电路的方法,其特征在于:该控制巨集的资料包括一个被连接到该修整电路的调整电路之资料,该调整电路系用以使用由该修整电路所产生之预定电位而产生该参考电位。12.如申请专利范围第9.10或11项之用以设计半导体积体电路的方法,其特征在于:各该记忆体单元的资料包括一个电源供应驱动器电路的资料,该驱动器电路具有一个对应于该相关联的记忆体单元的记忆体容量之容量。13.如申请专利范围第9.10或11项之用以设计半导体积体电路的方法,其特征在于:该控制巨集的资料包括多个电源供应驱动器电路的资料,该驱动器电路具有一个对应于该等记忆体单元的记忆体容量之容量。14.如申请专利范围第9.10或11项之用以设计半导体积体电路的方法,其特征在于:该控制巨集的资料包括一个电源供应驱动器电路的资料,该驱动器电路具有一个对应于该等多数记忆体单元之总记忆体容量之容量。15.如申请专利范围第10或11项之用以设计半导体积体电路的方法,其特征在于:该控制巨集的资料包括一个用以产生该参考电位的参考电位产生电路之资料,及用以根据如由该修整程序所决定的多数熔丝之组合而产生该预定电位的一个熔丝修整电路的资料。16.如申请专利范围第11项之用以设计半导体积体电路的方法,其特征在于:各该记忆体单元的资料包括一个记忆体晶胞阵列的资料;且其中该调整电路的资料包括一个具有多数个熔丝的焙丝修整电路之资料,该熔丝修整电路是根据由该修整程序所决定之熔丝组合而产生该预定电位,及包括用以依据一在该记忆体晶胞阵列上的基体电位及该预定电位而产生一个检测电位的一个检测电路之资料。17.一种电脑可读记录媒体,其系包括用以产生一半导体积体电路的布置资料之程式码,该程式码执行下列步骤:准备一个被用来控制在多数记忆体单元中之每个单元上之一参考电位之控制巨集的资料;准备各该记忆体单元之资料;使用各该记忆体单元的资料及该控制微晶的资料来布置各该记忆体单元及该控制巨集于一晶片上;及连接各该记忆体单元及该控制巨集。18.如申请专利范围第17项之记录媒体,其特征在于:该控制巨集之资料包括一个修整电路之资料,该修整电路系用以执行一修整程序且产生一预定电位以产生在一预定范围内之该参考电位而。19.如申请专利范围第18项之记录媒体,其特征在于:该控制巨集的资料包括一个被连接到该修整电路用以藉由使用该修整电路所产生的该预定电位来产生该参考电位之调整电路的资料。20.如申请专利范围第19项之记录媒体,其特征在于:该调整电路的资料包括一个用以产生该参考电位之参考电位产生电路之资料,且该修整电路之资料包括一个具有多数熔丝的熔丝修整电路之资料,该熔丝修整电路根据如由该修整程序所决定之熔丝组合而产生该预定电位。21.如申请专利范围第19项之记录媒体,其特征在于:各该记忆体单元的资料包括一个记忆体晶胞阵列的资料;且其中该调整电路的资料包括一个具有多数熔丝的熔丝修整电路之资料,该熔丝修整电路根据由该修整程序所决定的熔丝组合而产生该预定电位,及包括用以依据在该记忆体晶胞阵列上的一个基体电位及该预定电位而产生一个检测电位之一个检测电路的资料。22.如申请专利范围第17项之记录媒体,其特征在于:各该记忆体单元的资料包括一个电源供应驱动器电路的资料,该驱动器电路具有一个对应于该相关联记忆体单元的记忆体容量之容量。23.如申请专利范围第17项之记录媒体,其特征在于:该控制巨集的资料包括多数被连接到该等记忆体单元中之一关联者的电源供应驱动器电路之资料,各该驱动器电路具有一个对应于该等记忆体单元中之该一相关联者的记忆体容量之容量。24.如申请专利范围第17项之记录媒体,其特征在于:该控制巨集的资料包括一个电源供应驱动器电路的资料,该驱动器电路具有一个对应于该等多数个记忆体单元的总记忆体容量之容量。图式简单说明:第一图是显示一先前技术系统LSI之一方块图;第二图是显示第一图系统LSI的记忆体巨集之一方块图;第三图是显示一降压电路之一示意性方块图;第四图是一个示意性方块图,其显示一修整电路及第三图的降压电路之参考电压产生电路;第五图是显示在由第四图修整电路的修整期间所截取的图案之一个表格;第六图是根据本发明第一实施例而显示一系统LSI之一方块图;第七图是显示第一实施例的系统LSI之一更详细的方块图;第八图是根据本发明第二实施例而显示一系统LSI之一方块图;第九图是根据本发明第三实施例而显示一系统LSI之一方块图; |
