| 主权项 |
1.一种半导体装置,其中,一Cu或Ag系电导材料,经由一障层被掩埋在通过孔及/或配线槽内,包括了:该障层系选择性地形成在显现通过孔及/或配线槽之内侧的一基座本体上。2.如申请专利范围第1项之半导体装置,其中,该障层系由可还原该基座本体之表面的一电导材料所制成。3.如申请专利范围第1项之半导体装置,其中,该障层系由无电电镀所制成。4.如申请专利范围第1项之半导体装置,其中,该障层系由电镀所制成。5.如申请专利范围第1项之半导体装置,其中,该障层系由汽相电镀所制成。6.如申请专利范围第1项之半导体装置,其中,该障层系由Ti,Rh,Pt,TiN/Ti,TiN/Rh,TiN/Pt所制成。7.如申请专利范围第1项之半导体装置,其中,该障层系由Ta,TaN或TaN/Ta所制成。8.如申请专利范围第1项之半导体装置,其中,供与该电导材料直接接触之用的该通过孔及/或配线槽之内部周围表面,均由氮化矽或氮氧化矽所制成。9.如申请专利范围第1项之半导体装置,其中,一抗氧化薄膜系被提供在被掩埋于通过孔及/或配线槽内之该电导材料上。10.一种供制造半导体装置之方法,其中,一Cu或Ag系电导材料,经由一障层被掩埋在通过孔及/或配线槽内,包括了:选择性地形成该障层在显现通过孔及/或配线槽之内侧的一基座本体上。11.如申请专利范围第10项之供制造半导体装置之方法,其中,该障层系由可还原该基座本体之表面的一电导材料所制成。12.如申请专利范围第10项之供制造半导体装置之方法,其中,该障层系由无电电镀所制成。13.如申请专利范围第10项之供制造半导体装置之方法,其中,该障层系由电镀所制成。14.如申请专利范围第10项之供制造半导体装置之方法,其中,该障层系由汽相电镀所制成。15.如申请专利范围第10项之供制造半导体装置之方法,其中,该障层系由Ti,Rh,Pt,TiN/Ti,TiN/Rh,TiN/Pt所制成。16.如申请专利范围第10项之供制造半导体装置之方法,其中,该障层系由Ta,TaN或TaN/Ta所制成。17.如申请专利范围第10项之供制造半导体装置之方法,其中,供与该电导材料直接接触之用的该通过孔及/或配线槽之内部周围表面,均由氮化矽或氮氧化矽所制成。18.如申请专利范围第10项之供制造半导体装置之方法,其中,一抗氧化薄膜系被提供在被掩埋于通过孔及/或配线槽内之该电导材料上。图式简单说明:第一图A至第一图E均为横剖面图,用以解释经由电镀或无电电镀制成Cu配线之一传统方法;第二图系一横剖面图,用以解释依据本发明之第一实施例的一LSI制造方法;第三图系一横剖面图,用以解释依据本发明之第一实施例的一LSI制造方法;第四图系一横剖面图,用以解释依据本发明之第一实施例的一LSI制造方法;第五图系一横剖面图,用以解释依据本发明之第一实施例的一LSI制造方法;第六图系一横剖面图,用以解释依据本发明之第一实施例的一LSI制造方法;第七图系一横剖面图,用以解释依据本发明之第一实施例的一LSI制造方法;第八图系一横剖面图,用以解释依据本发明之第一实施例的一LSI制造方法;第九图系一横剖面图,用以解释依据本发明之第二实施例的一LSI制造方法;第十图系一横剖面图,用以解释依据本发明之第三实施例的一LSI制造方法;第十一图系一横剖面图,用以解释依据本发明之第三实施例的一LSI制造方法;第十二图系一横剖面图,用以解释依据本发明之第三实施例的一LSI制造方法;第十三图系一横剖面图,用以解释依据本发明之第四实施例的一LSI制造方法;第十四图系一横剖面图,用以解释依据本发明之第五实施例的一LSI制造方法;第十五图系一横剖面图,用以解释依据本发明之第六实施例的一LSI制造方法;第十六图系一横剖面图,用以解释依据本发明之第七实施例的一LSI制造方法;第十七图系一横剖面图,用以解释依据本发明之第八实施例的一LSI制造方法;第十八图系一横剖面图,用以解释依据本发明之第八实施例的一LSI制造方法;第十九图系一横剖面图,用以解释依据本发明之第九实施例的一LSI制造方法;第二十图系一横剖面图,用以解释依据本发明之第十实施例的一LSI制造方法;第二十一图系一横剖面图,用以解释依据本发明之第十实施例的一LSI制造方法;第二十二图系一横剖面图,用以解释依据本发明之第十一实施例的一LSI制造方法。 |
