| 主权项 |
1.一种堆叠晶片之上晶片打线方法,该方法包含:将一导线一端焊接至一第一焊垫;将该导线往上延伸一第一距离;再将该导线往远离一第二焊垫方向进行弯折以形成一第一弯折;再将该导线往上延伸一第二距离;再将该导线往该第二焊垫下倾斜方向进行下压弯折以形成一第二弯折;将该导线往上延伸后再往远离该第二焊垫方向延伸以形成一第三距离;再将该导线往上延伸而形成一第三弯折并适当延伸形成一第四距离;再将该导线未端往该第二焊垫的上倾斜方向拉伸,使该导线的二端距离达预定値;及再将该导线末端移动至该第二焊垫上进行焊接;因而该导线连接该第一焊垫及第二焊垫且该导线之该第二弯折及第三弯折形成第二焊垫之结构支撑点。2.如申请专利范围第1项所述之堆叠晶片之上晶片打线方法,其中另包含一第一晶片及数条第一导线,该第一导线连接该第一晶片之焊垫及相对应之该基板之焊垫,该第一导线设有一第一距离、一第一弯折、一第二距离、一第二弯折及一第三距离。3.如申请专利范围第1项所述之堆叠晶片之上晶片打线方法,其中第一晶片之焊垫至第一导线之第二弯折水平距离为该第一晶片之焊垫至相对应基板之焊垫水平距离的30%至40%。4.如申请专利范围第1项所述之堆叠晶片之上晶片打线方法,其中该第三距离及第四距离相等。5.如申请专利范围第1项所述之堆叠晶片之上晶片打线方法,其中该第一导线之第二弯折与第二导线之第二弯折水平距离介于5mil-10mil之间。6.一种堆垒晶片之导线构造,该构造包含:一基板,其设有数个焊垫;一第一晶片,其设有数个焊垫,该第一晶片被置于该基板上;数条第一导线,其连接该第一晶片之焊垫及相对应之该基板之焊垫,该第一导线设有一第一距离、一第一弯折、一第二距离、一第二弯折及一第三距离;一第二晶片,其设有数个焊垫,该第二晶片堆叠于该第一晶片上;及数条第二导线,其连接该第二晶片之焊垫及相对应之该基板之焊垫,该第二导线设有一第一距离、一第一弯折、一第二距离、一第二弯折、一第三距离、一第三弯折及一第四距离;其中该第二晶片之第二导线之第二弯折与第三弯折位于该基板之焊垫附近以加强该导线过长的结构及远离该第一晶片之第一导线的第三距离。7.如申请专利范围第6项所述之导线构造,其中该第一晶片之焊垫至第一导线之第二弯折水平距离为该第一晶片之焊垫至相对应基板之焊垫水平距离的30%至40%。8.如申请专利范围第6项所述之导线构造,其中该第二导线之第三距离及第四距离相等,以便使该第三距离及第四距离分别对第三弯折支撑点具有相等的力矩。9.如申请专利范围第6项所述之导线构造,其中该第一导线之第二弯折与第二导线之第二弯折水平距离介于5mil-10mil之间。图式简单说明:第一图:美国专利第5,156,323号半导体焊线方法路径示意图;第二图:美国专利第5,156,323号半导体焊线方法路径示意图;第三图:美图专利第5,156,323号半导体焊线方法路径示意图;第四图:美图专利第5,156,323号半导体焊线方法路径示意图;第五图:美图专利第5,156,323号半导体焊线方法路径示意图;第六图:美图专利第5,156,323号半导体焊线方法路径示意图;第七图a-第七图g:本发明较佳实施例堆叠晶片之下晶片打线方法路径示意图;第八图a-第八图i:本发明较佳实施例堆叠晶片之上晶片打线方法路径示意图;及第九图:本发明较佳实施例半堆叠晶片之打线方法应用于一堆叠半导体构造之侧视图。 |
