| 主权项 |
1.一种静电放电保护电路的制造方法,适用于一基 底上,该基底区分为一内部电路区与一静电放电保 护电路区,该内部电路区形成有一第一金氧半电晶 体,该静电放电保护电路区形成有一第二金氧半电 晶体,该第一金氧半电晶体至少包括有一第一闸极 、一第一间隙壁、一第一源/汲极与一第一轻掺杂 汲极,该第二金氧半电晶体至少包括有一第二闸极 、一第二间隙壁、一第二源/汲极与一第二轻掺杂 汲极,该第一源/汲极、该第一轻掺杂汲极与该第 二源/汲极、该第二轻掺杂汲极具有相同之离子型 态,该方法至少包括: 于该基底上形成一金属层,该金属层与该基底共形 ; 于该金属层上形成一光阻层; 定义该光阻层,使该光阻层图案化,以暴露出该第 二闸极、该第二间隙壁与部份该第二源/汲极上的 该金属层,与邻近该第二间隙壁之该第二源/汲极 相接触的该金属层亦裸露而未被该光阻层覆盖; 以该光阻层为罩幕,去除未被该光阻层覆盖之部份 该金属层; 以该光阻层为罩幕,去除该第二间隙壁; 进行一离子植入步骤,使该第二源/汲极与该第二 轻掺杂汲极转换为重掺杂之一第三源/汲极; 去除该光阻层; 进行一快速热制程,使得与该第一闸极、该第一间 隙壁、该第三源/汲极相接触之部份该金属层形成 一自行对准矽化物;以及 去除未反应之部份该金属层。2.如申请专利范围 第1项所述之静电放电保护电路的制造方法,其中 该金属层之形成方法包括溅镀法。3.如申请专利 范围第1项所述之静电放电保护电路的制造方法, 其中该金属层之材质包括钛。4.如申请专利范围 第1项所述之静电放电保护电路的制造方法,其中 该金属层之材质包括钴。5.如申请专利范围第1项 所述之静电放电保护电路的制造方法,其中定义该 光阻层之方法包括微影蚀刻法。6.如申请专利范 围第1项所述之静电放电保护电路的制造方法,其 中去除未被该光阻层覆盖之部份该金属层的方法 包括乾蚀刻。7.如申请专利范围第1项所述之静电 放电保护电路的制造方法,其中去除该第二间隙壁 之方法包括乾蚀刻。8.如申请专利范围第1项所述 之静电放电保护电路的制造方法,其中该离子植入 步骤所植入之离子与该第一源/汲极、该第一轻掺 杂汲极、该第二源/汲极具有相同之离子型态。9. 如申请专利范围第1项所述之静电放电保护电路的 制造方法,其中去除该光阻层之方法包括湿蚀刻。 10.一种静电放电保护电路的制造方法,适用于一基 底上,该基底区分为一内部电路区与一静电放电保 护电路区,该内部电路区形成有一第一金氧半电晶 体,该静电放电保护电路区形成有一第二金氧半电 晶体,该第一金氧半电晶体至少包括有一第一闸极 、一第一间隙壁、一第一源/汲极与一第一轻掺杂 汲极,该第二金氧半电晶体至少包括有一第二闸极 、一第二间隙壁、一第二源/汲极与一第二轻掺杂 汲极,该第一源/汲极、该第一轻掺杂汲极与该第 二源/汲极具该第二轻掺杂汲极有相同之离子型态 ,该方法至少包括: 于该基底上形成一金属层,该金属曾与该基底共形 ; 于该金属层上形成一光阻层; 定义该光阻层,使该光阻层图案化,以暴露出该第 二闸极、该第二间隙壁与部份该第二源/汲极上的 该金属层,与邻近该第二间隙壁之该第二源/汲极 相接触的该金属层亦裸露而未被该光阻层覆盖; 以该光阻层为罩幕,去除未被该光阻层覆盖之部份 该金属层; 去除该光阻层; 进行一离子植入步骤,其中该离子植入步骤包括以 复数个角度进行植入,使该第二源/汲极与该第二 轻掺杂汲极转换为重掺杂之一第三源/汲极; 进行一快速热制程,使得与该第一闸极、该第一间 隙壁、该第三源/汲极相接触之部份该金属层形成 一自行对准矽化物;以及 去除未反应之部份该金属层。11.如申请专利范围 第10项所述之静电放电保护电路的制造方法,其中 该金属层之形成方法包括溅镀法。12.如申请专利 范围第10项所述之静电放电保护电路的制造方法, 其中该金属层之材质包括钛。13.如申请专利范围 第10项所述之静电放电保护电路的制造方法,其中 该金属层之材质包括钴。14.如申请专利范围第10 项所述之静电放电保护电路的制造方法,其中定义 该光阻层之方法包括微影蚀刻法。15.如申请专利 范围第10项所述之静电放电保护电路的制造方法, 其中去除未被该光阻层覆盖之部份该金属层的方 法包括乾蚀刻。16.如申请专利范围第10项所述之 静电放电保护电路的制造方法,其中该离子植入步 骤所植入之离子与该第一源/汲极、该第一轻掺杂 汲极、该第二源/汲极具有相同之离子型态。17.如 申请专利范围第10项所述之静电放电保护电路的 制造方法,其中该些角度之范围为与该基底表面呈 15度-60度之间。18.如申请专利范围第10项所述之静 电放电保护电路的制造方法,其中去除该光阻层之 方法包括湿蚀刻。图式简单说明: 第一图A-第一图D为习知一种静电放电保护电路的 制造流程图; 第二图A-第二图G其绘示依照本发明较佳实施例的 一种静电放电保护电路的制造流程图;以及 第三图A-第三图F其绘示依照本发明较佳实施例的 另一种静电放电保护电路的制造流程图。 |
