| 主权项 |
1.一种整合自我对准金属矽化物之嵌入式动态随 机存取记忆体的制程,适用于定义有记忆体单元区 域以及逻辑元件区域的半导体基底,其中上述记忆 体单元区域形成有第1闸极氧化层,而上述逻辑元 件区域形成有第2闸极氧化层,上述制程包括下列 步骤: (a)在上述逻辑元件区域形成具有间隙壁的第1复晶 矽闸极、第1源极/汲极,而在上述记忆体单元区域 形成复晶矽层; (b)在上述第1复晶矽闸极、上述第1源极/汲极、复 晶矽层表面形成一自我对准金属矽化物层; (c)选择性蚀刻上述记忆体单元区域之复晶矽层,以 形成一第2复晶矽闸极; (d)在上述记忆体单元区域之第2复晶矽闸极两侧形 成一第2源极/汲极;以及 (e)形成一与上述第2源极/汲极之一连接的电容器 。2.如申请专利范围第1项所述之整合自我对准金 属矽化物之嵌入式动态随机存取记忆体的制程,其 中上述半导体基底系矽基底。3.如申请专利范围 第1项所述之整合自我对准金属矽化物之嵌入式动 态随机存取记忆体的制程,其中上述步骤(b)形成自 我对准金属矽化物层之后,更包括形成一衬垫层( liner layer)。4.如申请专利范围第3项所述之整合自 我对准金属矽化物之嵌入式动态随机存取记忆体 的制程,其中上述衬垫层系氮化矽层或氮氧矽化物 层。5.如申请专利范围第1项所述之整合自我对准 金属矽化物之嵌入式动态随机存取记忆体的制程, 其中上述第1闸极氧化层具有第1厚度,而第2闸极氧 化层具有第2厚度。6.如申请专利范围第1项所述之 整合自我对准金属矽化物之嵌入式动态随机存取 记忆体的制程,其中步骤(a)之复晶矽层系未掺杂离 子之复晶矽层。7.如申请专利范围第1项所述之整 合自我对准金属矽化物之嵌入式动态随机存取记 忆体的制程,其中步骤(d)形成第2源极/汲极之前更 包括在上述第2复晶矽闸极的侧壁形成一间隙壁的 步骤。8.如申请专利范围第1项所述之整合自我对 准金属矽化物之嵌入式动态随机存取记忆体的制 程,其中步骤(b)之金属矽化物层系矽化钛层。9.如 申请专利范围第1项所述之整合自我对准金属矽化 物之嵌入式动态随机存取记忆体的制程,其中步骤 (b)之金属矽化物层系矽化钴层。10.一种整合自我 对准金属矽化物之嵌入式动态随机存取记忆体的 制程,适用于定义有记忆体单元区域以及逻辑元件 区域的矽基底,其中上述记忆体单元区域形成有第 1闸极氧化层,而上述逻辑元件区域形成有第2闸极 氧化层,上述制程包括下列步骤: (a)在上述矽基底上方全面性形成一未掺杂复晶矽 层; (b)形成一第1光阻图案以覆盖上述记忆体单元区域 以及覆盖上述逻辑元件区域欲形成闸极的部分; (c)利用上述第1光阻图案为蚀刻罩幕,并且蚀刻上 述复晶矽层以及上述第2闸极氧化层,以在上述逻 辑元件区域形成一第1闸极; (d)去除上述第1光阻图案; (e)在上述第1闸极的侧壁形成间隙壁以及在上述第 1闸极旁侧的矽基底表面形成一第1源极/汲极; (f)在上述第1闸极、第1源极/汲极、以及上述记忆 体单元区域之复晶矽层表面形成自我对准金属矽 化物层; (g)形成一第2光阻图案,以覆盖上述逻辑元件区域 以及覆盖上述记忆体单元区域欲形成闸极的部分; (h)利用上述第2光阻图案当作蚀刻罩幕,并且蚀刻 上述复晶矽层以及上述第1闸极氧化层,以在上述 记忆体单元区域形成第2闸极; (i)去除上述第2光阻图案; (j)在上述记忆体单元区域形成一第2源极/汲极;以 及 (k)形成一与上述第2源极/汲极之一连接的电容器 。11.如申请专利范围第10项所述之整合自我对准 金属矽化物之嵌入式动态随机存取记忆体的制程, 其中上述步骤(f)形成自我对准金属矽化物层之后, 更包括形成一衬垫层(liner layer)。12.如申请专利范 围第11项所述之整合自我对准金属矽化物之嵌入 式动态随机存取记忆体的制程,其中上述衬垫层系 氮化矽层或氮氧矽化物层。13.如申请专利范围第 10项所述之整合自我对准金属矽化物之嵌入式动 态随机存取记忆体的制程,其中上述第1闸极氧化 层具有第1厚度,而第2闸极氧化层具有第2厚度。14. 如申请专利范围第10项所述之整合自我对准金属 矽化物之嵌入式动态随机存取记忆体的制程,其中 步骤(j)形成第2源极/汲极之前更包括在上述第2闸 极的侧壁形成一间隙壁的步骤。15.如申请专利范 围第10项所述之整合自我对准金属矽化物之嵌入 式动态随机存取记忆体的制程,其中步骤(f)之金属 矽化物层系矽化钛层。16.如申请专利范围第10项 所述之整合自我对准金属矽化物之嵌入式动态随 机存取记忆体的制程,其中步骤(f)之金属矽化物层 系矽化钴层。图式简单说明: 第一图系根据习知技术所形成之嵌入式动态随机 存取记忆体(eDRAM)的剖面图。 第二图A-第二图I系根据本发明实施例形成嵌入式 动态存取记忆体的制程剖面示意图。 |
