用在数据存储设备中的最小帧缓冲器管理器

摘要

以一单个集成电路(IC)的形式为块译码器提供了在各种数据存储设备中使用的方法和装置。块译码器被构造为从存储介质向诸如主计算机的处理器之类的外部设备传送流线化数据,而不将任何显著的由开销引入的等待时间引入数据传输。这通过采用纯基于硬件的逻辑并实质上将存储设备内需要的缓冲数据量最小化来实现。可以将所得的块译码器集成进一单个IC,因为所需的缓冲存储器量可以采用常规逻辑制造工艺、例如互补型金属氧化物半导体(CMOS)工艺经济地制造。

主权项

1．一种与计算机系统一起使用的数据存储器(18)，所述数据存储设备(18)包括：读组件(28)，被安排为从一个存储介质(22)读取数据，并输出一个读信号；数据机(30)，被安排为接收所述读信号，并根据所述读信号输出数字数据；以及译码器电路(32’)，被安排为接收所述数字数据，接着输出所述数字数据的第一部分和所述数字数据的第二部分，译码器电路(32’)在一单个集成电路管芯上形成，包括存储器(56)和逻辑(52，54)，其中，逻辑(52，54)被安排为识别存储器(56)内的第一存储单元(62a)和第二存储单元(62b)，并将第一部分存储在第一存储单元(62a)中，将第二部分存储在第二存储单元(62b)中，同时将第二部分储存在第二存储单元(62b)中，从第一存储单元(62a)检索第一部分，并输出第一部分。